

PATENT ABSTRACTS OF JAPAN

(11) Publication number:

06187782 A

(43) Date of publication of application: 08 . 07 . 94

(51) Int. CI

G11C 11/409

(21) Application number: 04318111

(71) Applicant:

SANYO ELECTRIC CO LTD

(22) Date of filing: 27 . 11 . 92

(72) Inventor:

WADA ATSUSHI SEKINE SATORU ISHIZUKA YOSHIYUKI TANI KUNIYUKI

TAKANO HIROSHI

(30) Priority:

20 . 10 . 92 JP 04307665


(54) SEMICONDUCTOR MEMORY

COPYRIGHT: (C)1994,JPO&Japio

(57) Abstract:

PURPOSE: To obtain a DRAM having a simple constitution in which reduction of area and increasing operation speed can be realized, while data is not destroyed, at the time of reading operation.

CONSTITUTION: An auxiliary read amplifier 11 and an auxiliary write amplifier 12 are provided at every plural sense amplifiers 51a, and connected with each sense amplifier 51a and one pair of sub-input/output line sub I/O (# sub I/O). Also, plural auxiliary read amplifiers 11 and auxiliary write amplifier 12 hold one pair of global input/output line G I/O (# G I/O) in common. In a pre-charge state, they are set so that the sub-input/output line sub I/O (# sub I/O) is made to be at a H level and the global input/output line G I/O (# G I/O) is made to be at an L level. Owing to the fact, only in the case where data is generated in the sub-input/output line sub I/O (# sub I/O), the auxiliary read amplifier 11 is activated. And, only in the case where data is generated in the global input/output line G I/O (# G I/O), the auxiliary write amplifier is activated.





(19)日本国特許庁(JP)

(12)公開特許公報 (A)

(11)特許出願公開番号

特開平6-187782

(43)公開日 平成6年(1994)7月8日

(51)Int.Cl. 5

識別記号

FΙ

G11C 11/409

6741-5L

G11C 11/34

353

審査請求 有 請求項の数7 (全42頁)

最終頁に続く

F


(21)出願番号 特願平4-318111 (71)出願人 000001889 三洋電機株式会社 (22)出願日 平成 4年(1992)11月27日 大阪府守口市京阪本通2丁目5番5号 (72)発明者 和田 淳 (31)優先権主張番号 特願平4-307665 大阪府守口市京阪本通2丁目18番地 三洋 (32)優先日 平4(1992)10月20日 電機株式会社内 (33)優先権主張国 日本(JP) (72)発明者 関根 悟 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (72)発明者 石塚 良行 大阪府守口市京阪本通2丁目18番地 三洋 電機株式会社内 (74)代理人 弁理士 恩田 博宣 (外1名)

(54) 【発明の名称】半導体記憶装置

(57)【要約】

【目的】省面積化および高速化が実現可能であると共 に、読み出し動作時にデータの破壊を起こさない DRA Mを、簡単な構成によって提供する。

【構成】補助リードアンプ11と補助ライトアンプ12とは、複数個のセンスアンプ51a毎に設けられ、各センスアンプ51aと一対のサブ入出力線subI/0 (#subI/0)によって接続されている。また、複数の補助リードアンプ11および補助ライトアンプ12が、一対のグローバル入出力線GI/0 (#GI/0)を共有している。プリチャージ状態において、サブ入出力線GI/0 (#GI/0)はLレベルになるように設定されている。そのため、サブ入出力線subI/0 (#subI/0)にデータが生じた場合にのみ補助リードアンプ11が活性化される。また、グローバル入出力線GI/0 (#GI/0)にデータが生じた場合にのみ補助ライトアンプ12が活性化される。



【特許請求の範囲】

【請求項1】 複数個のメモリセルアレイと、

その各メモリセルアレイが共有するカラムアドレス選択

1

前記各メモリセルアレイ内の複数個のセンスアンプ毎に 設けられ、当該各センスアンプと一対のサブ入出力線に よって接続される補助リードアンプと、

その各補助リードアンプが共有する一対のグローバル入 出力線と、

そのグローバル入出力線に接続されるメインリードアン 10 プとを備え、前記サブ入出力線に読みだされたデータを 前記補助リードアンプによって増幅し、その増幅したデ ータを、前記グローバル入出力線を介して前記メインリ ードアンプに転送するようにした半導体記憶装置におい

前記補助リードアンプは前記センスアンプから与えられ るデータのレベルが所定のレベルに達したときに作動す る入力部を有することを特徴とする半導体記憶装置。

【請求項2】 請求項1の半導体記憶装置において、前 記補助リードアンプは、前記一対のグローバル入出力線 20 のそれぞれとドレインが接続されると共に、前記一対の サブ入出力線のそれぞれとゲートが接続される一対のM OSトランジスタからなり、その一対のMOSトランジ スタのソース電圧を前記一対のサブ入出力線のプリチャ ージ電圧と等しくしたことを特徴とする半導体記憶装 置。

【請求項3】 請求項2の半導体記憶装置において、活 性した前記メモリセルアレイ内の前記補助リードアンプ のMOSトランジスタのソース電圧を、非活性の前記メ モリセルアレイ内の前記センスアンプに接続されるビッ 30 ト線のプリチャージ電圧と等しくしたことを特徴とする 半導体記憶装置。

【請求項4】 請求項2の半導体記憶装置において、活 性した前記メモリセルアレイ内のサブ入出力線のプリチ ャージ電圧を、非活性の前記メモリセルアレイ内のサブ 入出力線のプリチャージ電圧と異なる電圧値に設定し、 活性した前記メモリセルアレイ内の前記補助リードアン プのMOSトランジスタのソース電圧だけを、そのMO Sトランジスタが接続されている前記サブ入出力線のプ リチャージ電圧に追従するように変化させることを特徴 40 とする半導体記憶装置。

【請求項5】 請求項2の半導体記憶装置において、活 性した前記メモリセルアレイ内のサブ入出力線のプリチ ャージ電圧を、非活性の前記メモリセルアレイ内のサブ 入出力線のプリチャージ電圧と異なる電圧値に設定する と共に、全ての前記補助リードアンプのMOSトランジ スタのソース電圧を、活性した前記メモリセルアレイ内 のサブ入出力線のプリチャージ電圧と等しい電圧値に設 定し、活性した前記メモリセルアレイ内の補助リードア ンプだけを活性化させることを特徴とする半導体記憶装 50 る。また、各メモリセルアレイ50には、複数のセンス

【請求項6】 複数個のメモリセルアレイと、 その各メモリセルアレイが共有するカラムアドレス選択

前記各メモリセルアレイ内の複数個のセンスアンプ毎に 設けられ、当該各センスアンプと一対のサブ入出力線に よって接続される補助ライトアンプと、

その各補助ライトアンプが共有する一対のグローバル入 出力線とを備え、前記グローバル入出力線に書き込まれ たデータを前記補助ライトアンプによって増幅し、その 増幅したデータを、前記サブ入出力線を介して前記セン スアンプに転送するようにした半導体記憶装置におい て、

前記補助ライトアンプは、前記一対のグローバル入出力 線のそれぞれとゲートが接続されると共に、前記一対の サブ入出力線のそれぞれとドレインが接続される一対の MOSトランジスタからなることを特徴とする半導体記 億装置。

【請求項7】 複数個のメモリセルアレイと、

その各メモリセルアレイが共有するカラムアドレス選択 線と、

前記各メモリセルアレイ内の複数個のセンスアンプ毎に 設けられ、当該各センスアンプと一対のサブ入出力線に よって接続される補助アンプと、

その各補助アンプが共有する一対のグローバル入出力線 とを備え、前記グローバル入出力線に書き込まれたデー 夕を前記補助アンプによって増幅し、その増幅したデー タを、前記サブ入出力線を介して前記センスアンプに転 送するようにした半導体記憶装置において、

前記補助アンプは補助リードアンプと補助ライトアンプ とからなり、前記補助リードアンプは、前記一対のグロ ーバル入出力線のそれぞれとドレインが接続されると共 に、前記一対のサブ入出力線のそれぞれとゲートが接続 される一対のMOSトランジスタからなり、その一対の MOSトランジスタのソース電圧を前記一対のサブ入出 力線のプリチャージ電圧と等しくし、前記補助ライトア ンプは、前記一対のグローバル入出力線のそれぞれとゲ ートが接続されると共に、前記一対のサブ入出力線のそ れぞれとドレインが接続される一対のMOSトランジス タからなることを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に係り、 詳しくは、ダイナミックRAM(DRAM)に関するも のである。

[0002]

【従来の技術】図18は、従来のDRAMの構成を示す ブロック回路図である。メモリセルアレイ50には、デ ータを保持するメモリセル50aが多数備えられてい

4

アンプ51aからなるセンスアンプ列51が設けられている。そして、メモリセルアレイ50内のメモリセル50aとセンスアンプ列51内の1つのセンスアンプ51aとが、ビット線BLによって接続されている。

【0003】このメモリセルアレイ50とセンスアンプ列51とからなる各アレイブロックが、共通のカラムアドレス選択線YSによってカラムデコーダYDに接続されている。また、メモリセルアレイ50には多数のワード線WLが接続されており、そのワード線MLはワード線ドライバWDによって制御される。そして、各センスアンプ列5101内の各センスアンプ51aはそれぞれ、サブデータバス52を介してメインアンプ53に接続されている。さらに、メインアンプ53はデータバス54を介して入出力回路(図示略)に接続されている。

【0004】尚、図18では図面が煩雑になるのを避けるため、1本のワード線WL,1本のピット線BL,1個のメモリセル50a,1個のセンスアンプ51a,1本のカラムアドレス選択線YSだけを図示している。また、ピット線BLは、レベルが反転した反転ピット線#BL(図示略)と2本で一対になって構成されている。

【0005】このように構成されたDRAMからデータを読み出す場合は、まず、ワード線ML(およびピット線BL)によってデータを読み出したい所望のメモリセル50aを選択する。

【0006】そして、所望のメモリセル50aに対応するカラムアドレス選択線YSを立ち上げることにより、そのメモリセル50aに保持されているデータは、センスアンプ51aによって増幅されてサブデータバス52に転送される。

【0007】サブデータバス52からメインアンプ53に送られたデータはメインアンプ53によってさらに増幅され、データバス54を介して入出力回路へ出力される。このようなDRAMでは、センスアンプ51aの負荷駆動能力に比べてサブデータバス52の負荷容量が大きいため、動作が遅いという問題があった。さらに、サブデータバス52の負荷容量はビット線BLと反転ビット線#BLとのビット線対の電位差を縮小してしまう(一般に「データの破壊」と呼ばれる)という問題もあった。

61を接続し、16個の補助アンプ61を共通のグローバル入出力線GI/0を介して1つのメインアンプ62に接続している。

【0009】このように構成されたDRAMからデータを読み出す場合は、まず、ワード線ML(およびピット線BL)によってデータを読み出したい所望のメモリセル50aを選択する。

【0010】そして、所望のメモリセル50aに対応するカラムアドレス選択線YSを立ち上げることにより、そのメモリセル50aに保持されているデータは、センスアンプ51aによって増幅されてサブデータバス63に転送される。

【0011】サブデータバス63から補助アンプ61に送られたデータは補助アンプ61によって増幅され、グローバル入出力線GI/0を介してメインアンプ62に転送される。そして、当該データはメインアンプ62によって増幅され、データバス64を介して入出力回路(図示略)へ出力される。

【0012】すなわち、図18に示すDRAMではアレイブロック単位のデータ転送が行われているのに対し、図19に示すDRAMでは複数のセンスアンブ単位の転送が行われているわけである。

【0013】図20は、図18および図19に示すDRAMのセンスアンプ51aを示す回路図である。NチャネルMOSトランジスタN51,N52とPチャネルMOSトランジスタP53,P54とによりクロスカップルラッチ形のセンスアンプ51aが構成されている。各トランジスタN51,P53のドレインはピット線BLに接続され、各トランジスタN52,P54のドレインは30 反転ピット線#BLに接続されている。

【0014】また、各トランジスタN51, P53のゲートは反転ピット線井BLに接続され、各トランジスタN52, P54のゲートはピット線BLに接続されている。そして、各トランジスタN51, N52のソースは共通ソース線VSNによって他のセンスアンプ51aに接続されており、各トランジスタP53, P54のソースは共通ソース線VSPによって他のセンスアンプ51aに接続されている。

【0015】ビット線BLと入出力線I/0とは、Nチャネ 10 ルMOSトランジスタN55を介して接続されている。 また、反転ビット線#BLと反転入出力線#I/0とは、N チャネルMOSトランジスタN56を介して接続されて いる。

【0016】そして、各トランジスタN55,N56のゲートはカラムアドレス選択線YSに接続されている。ここで、入出力線I/0 および反転入出力線非I/0 にはそれぞれ途中にストレーキャパシタCa,Cbが存在している。また、ビット線BLおよび反転ビット線#BLにはそれぞれ途中にストレーキャパシタC1,C2が存在していて

【0017】このように構成されたセンスアンプ51aにおいて読み出しを行う場合、カラムアドレス選択線YSが選択されると、その選択されたカラムアドレス選択線YSに接続されているトランジスタN55,N56がオンする。すると、オンしたトランジスタN55(N56)を介して、ビット線BL(反転ビット線+BL)と入出力線 I/0 (反転入出力線+I/0)とが容量結合する。

【0018】入出力線I/0と反転入出力線井I/0との入出力線対の容量(すなわち、ストレーキャパシタCa, Cbの容量)がビット線BLと反転ビット線井BLとのビッ 10ト線対の容量(すなわち、ストレーキャパシタC1, C2)より大きい場合、ビット線対に十分な電位差が生じていないと、前記両者の容量結合によってビット線対の電位差が縮小してしまう(すなわち、ビット線対のデータが破壊される)可能性がある。

【0019】ここで、図18に示すサブデータバス52 および図19に示すサブデータバス63は、それぞれ図20に示す入出力線I/0と反転入出力線 II/0とで構成されている。しかしながら、前記したように、サブデータバス63の方が、接続されているセンスアンプ51a 20の数が少ない分だけ、サブデータバス52より配線長が短くなり、負荷容量も小さくなっている。

【0020】そのため、図18に示すDRAMにおける 入出力線対の容量はビット線対の容量の数倍であるのに 対し、図19に示すDRAMにおける入出力線対の容量 はビット線対の容量と大差ない。従って、図19に示す DRAMではデータの破壊を防止することができる。ま た、図18に示すDRAMではデータが破壊されないよ うにビット線対の電位差が読み出し前に十分大きくなる のを待つ必要があったのに対して、図19に示すDRA 30 Mではその必要がなく読み出し動作の高速化が可能であ る。

【0021】さらに、図19に示すDRAMでは、メモリセルアレイ50上にデータバス (グローバル入出力線 GI/0)を備えるため、特に内部バスが多く要求される場合 (例えば、多ピットDRAM) においては、バスラインのバターン面積を少なくでき省面積化に有効である。 【0022】図21は、データの破壊を防止するために読み出しゲートを改良したDRAMにおけるセンスアンプとその周辺回路を示す回路図である。このDRAMで 40は、ピット線BLと反転ピット線#BLとの間に読み出しゲート71および書き込みゲート72を備えている。

【0023】読み出しゲート71は各MOSトランジスタTR1~TR4によって構成されている。すなわち、読み出しデータバスRDBにトランジスタTR1,TR2の直列回路が接続され、反転読み出しデータバス#RDBにトランジスタTR3,TR4の直列回路が接続されている。そして、各トランジスタTR1,TR3のゲートは読み出しカラムアドレス選択線YRに接続されている。また、トランジスタTR2のゲートはビット線BLに、トランジスタTR4の50

ゲートは反転ビット線井BLにそれぞれ接続され、各トランジスタTR2, TR4のソースは接地されている。そして、読み出しカラムアドレス選択線YRからは、読み出し動作に同期して読み出しゲート71を活性化させるための制御信号が与えられる。

【0024】一方、書き込みゲート72は従来のゲートと同じ構成である。すなわち、書き込みデータバスWDBとピット線BLとの間にMOSトランジスタTW1が接続され、反転書き込みデータバス#WDBと反転ピット線井BLとの間にMOSトランジスタTW2が接続されている。その各トランジスタTW1,TW2のゲートは書き込みカラムアドレス選択線YWに接続されている。そして、書き込みカラムアドレス選択線YWからは、書き込み動作に同期して書き込みゲート72を活性化させるための制御信号が与えられる。

【0025】また、ビット線BLと反転ビット線#BLとの間には、図20に示したのと同じ構成のセンスアンプ51 aが接続されている。そして、ワード線MLとビット線BLには、NチャネルMOSトランジスタN61とキャバシタCmとからなるメモリセル50 aが接続されているメモリセル50 aについては図示しない。

【0026】このように構成されたDRAMにおいては、読み出しゲート71によってビット線対のデータが一段増幅されるため、データの破壊を防止することができる。すなわち、このDRAMは、ビット線対のデータ増幅型のデータ非破壊型読み出し方式であるといえる。ところで、この方式ではセンスアンプ51a毎に読み出しゲート71を設ける必要があるため、センスアンプ列51のパターン面積が大きくなり省面積化に不利となる。

【0027】そこで、図21に示す読み出しゲート71をピット線対毎(すなわち、センスアンプ51a毎)にではなく、補助アンプ61毎に設ける方式が種々提案されている。

【0028】図22は、読み出しゲート73および書き 込みゲート74を補助アンプ61毎に設けた方式の一つ であって、「VLSI SYMPOSIUM ON CIRCUITS, 1991」に開 示されている方式の要部回路図である。

【0029】読み出しゲート73は各MOSトランジスタTR11~TR15によって構成されている。すなわち、ローカル入出力線LI/0にトランジスタTR11, TR12の直列回路が接続され、反転ローカル入出力線非LI/0にトランジスタTR13, TR14の直列回路が接続されている。そして、各トランジスタTR12, TR14はトランジスタTR15を介して接地されている。トランジスタTR15のゲートは読み出しカラムアドレス選択線YRに接続されている。

【0030】また、各トランジスタTR11, TR13のゲートは、読み出しゲート73を選択するためのセクション

選択線SSに接続されている。さらに、トランジスタ TR1 2 のゲートはピット線BLに、トランジスタ TR14 のゲートは反転ピット線井BLにそれぞれ接続されている。そして、読み出しカラムアドレス選択線YRからは、読み出し動作に同期して読み出しゲート 7 3 を活性化させるための制御信号が与えられる。

【0031】一方、書き込みゲート74は各MOSトラ ンジスタ TW11, TW12 によって構成されている。すなわ ち、各トランジスタ TR11, TR12 の接続部とピット線BL との間にトランジスタ TW11 が接続され、各トランジス 10 タTR13, TR14 の接続部と反転ビット線#BLとの間にト ランジスタ TW12 が接続されている。その各トランジス **夕TW11,TW12 のゲートは書き込みカラムアドレス選択** 線YWに接続されている。そして、書き込みカラムアドレ ス選択線YWからは、書き込み動作に同期して書き込みゲ ート74を活性化させるための制御信号が与えられる。 【0032】また、ビット線BLと反転ビット線#BLとの 間には、図20と同様に、各トランジスタN55, N5 6を介してセンスアンプ51aが接続されている。この ように構成された読み出しゲート73および書き込みゲ 20 ート74は、センスアンプ51a毎にではなく補助アン プ61毎に設けられている。例えば、「VLSI SYMPOSIUM ON CIRCUITS, 1991」では、8個のセンスアンプ51 aに対して1個の補助アンプ61が設けられている。従 って、図22に示すDRAMは図21に示すDRAMに 比べて、省面積化を図ることができる。

【0033】また、図23も、読み出しゲートおよび書き込みゲートを補助アンプ61毎に設けた方式の一つであって、「1992年電子情報通信学会春季大会C-631『高速化に適したDRAMのアレイ構成』」に開示され 30ている方式の要部回路図である。

【0034】この場合、センスアンプ51 aと補助アンプ61とは、サブデータバス63を構成するサブ入出力線subI/0および反転サブ入出力線#subI/0によって接続されている。

【0035】また、補助アンプ61は、メモリセルアレイ50のワード線裏打ち部(ワード線シャント部)に設けられている。すなわち、近年、ワード線化の配線抵抗を小さくしてDRAMを高速で動作させることが要求されている。ところが、一般にワード線化はMOSトラン 40ジスタのゲートを延長して利用しており、配線抵抗を小さくするためにワード線化の線幅を広くするとパターン面積が大きくなって省面積化に反する。

【0036】そこで、図24に示すように、ワード線Mの上部にアルミニウム等によるメタル線MLを形成し、そのメタル線MLとワード線MLとを所定の間隔に設けたコンタクトホールCHによって接続している。例えば、64個のセンスアンプ51aでセンスアンプ列51を構成し、そのセンスアンプ列51毎にコンタクトホールCHを設けている。

【0037】メモリセルアレイ50において、このコンタクトホールCHが設けられている部分が、一般に「ワード線裏打ち部」または「ワード線シャント部」と呼ばれている部分である。このワード線裏打ち部にはメモリセル50aやピット線BL,反転ピット線#BLが設けられていない。また、この部分のセンスアンプ列51部分にはセンスアンプ51が設けられておらず、従来、言わば「空き地」になっていた。この「空き地」の部分に補助アンプ61を設けると共に、グローバル入出力線GI/Oおよび反転グローバル入出力線井GI/Oを設けて、スペースの有効利用を図ろうというわけである。

【0038】図23に示すように、センスアンプ51a の構成は図20に示すものと同じである。ワード線化i とピット線BL(および、ワード線Mi の隣のワード線M i+1 と反転ピット線#BL)にはそれぞれ、トランジスタ N 61とキャバシタ C m とからなる各メモリセル50a が接続されている。そして、各キャバシタ C m のトランジスタ N 61に接続されている側とは反対側の電極は、電源線 V C P に接続されている。この電源線 V C P には、常時、内部電源電圧 V int 01/2 の電圧(= V int /2)が印加されている。尚、ピット線BL および反転ピット線 + BLのプリチャージ電圧 V BLP も内部電源電圧 V int 1/2 の電圧に設定されている(V BLP = V C P = V int 1/2)。

【0039】ビット線BLとサブ入出力線subI/0とはトランジスタN55を介して接続されており、反転ビット線 #BLと反転サブ入出力線#sub I/0 とはトランジスタN56を介して接続されている。

【0040】補助アンプ61は6個のNチャネルMOS トランジスタN71~76から構成されている。すなわ ち、サブ入出力線subI/Oとグランドとの間には各トラン ジスタN71, N72、N73が直列に接続され、反転 サブ入出力線#sub I/O とグランドとの間には各トラン ジスタN74, N75、N76が直列に接続されてい る。また、ソースが接地されているトランジスタN73 のゲートはサブ入出力線subI/0に接続され、ソースが接 地されているトランジスタN76のゲートは反転サブ入 出力線#sub I/O に接続されている。各トランジスタN 71,N74のゲートは書き込みカラムアドレス選択線 YWに接続され、各トランジスタN72,N75のゲート は読み出しカラムアドレス選択線YRに接続されている。 そして、読み出しカラムアドレス選択線YRからは、読み 出し動作に同期してHレベルの制御信号が与えられる。 一方、書き込みカラムアドレス選択線WWからは、書き込 み動作に同期してHレベルの制御信号が与えられる。さ らに、各トランジスタN71、N72の接続部はグロー バル入出力線GI/Oに接続され、各トランジスタN74, N75の接続部は反転グローバル入出力線#GI/0に接続 されている。

50 【0041】次に、このように構成されたDRAMの読

み出し動作を、図25に示すタイムチャートに従って説明する。尚、メモリセル50aやセンスアンプ51aの動作については公知であるのでその詳細な説明は省略する。

9

【0042】読み出し動作を行う前において、サブ入出力線subI/0,反転サブ入出力線#sub I/0,グローバル入出力線GI/0,反転グローバル入出力線#GI/0は全てHレベルにプリチャージしておく。

【0043】そして、所望のワード線WLiをHレベルに立ち上げると、そのワード線WLiに接続されているメモ 10リセル50aの状態に応じて、ビット線BLと反転ビット線井BLとのビット線対の電圧が変化する。センスアンプ51aはそのビット線対の電圧の変化を増幅し、内部電源電圧Vintとグランドレベル(=0V)との間でビット線対をフルスイングさせる。

【0044】ここで例えば、ビット線BLがLレベルで反転ビット線#BLがHレベルになっているとする。そして、所望のカラムアドレス選択線YSをHレベルに立ち上げると、そのカラムアドレス選択線YSに接続されているトランジスタN55,N56はオンする。すると、サブ 20入出力線subI/0はHレベルからLレベルにディスチャージされ、反転サブ入出力線#sub I/0 はHレベルのまま保持される。

【0045】サプ入出力線subI/0および反転サプ入出力線井sub I/0 のレベルが確定したら、読み出しカラムアドレス選択線YRからHレベルの制御信号が与えられ各トランジスタN72,N75はオンする。そのため、トランジスタN76はオンすると共にトランジスタN73はオフする。

【0046】従って、オンした各トランジスタN75, N76を介して、反転グローバル入出力線#GI/0はHレベルからLレベルにディスチャージされる。一方、グローバル入出力線GI/0はHレベルのまま保持される。

【0047】このように、ディスチャージされたサブ入出力線subI/0(反転サブ入出力線#sub I/0)に対して、グローバル入出力線GI/0(反転グローバル入出力線#GI/0)には変化がなく、プリチャージ状態のHレベルが保持される。一方、ディスチャージされたサブ入出力線subI/0(反転サブ入出力線#sub I/0)に対して、反転グローバル入出力線#GI/0(グローバル入出力線GI/0)はディスチャージされてLレベルになる。

【0048】その結果、補助アンプ61は、サブ入出力線subI/0および反転サブ入出力線井sub I/0 からのデータを増幅して、グローバル入出力線GI/0および反転グローバル入出力線井GI/0に転送することができる。

[0049]

【発明が解決しようとする課題】ところで、ブリチャージ状態のときに各トランジスタ72,75がオンすると各トランジスタ73,76もオンし、オンした各トランジスタ75,76によ 50

ってそれぞれ導通パスが構成される。すると、グローバル入出力線GI/0,反転グローバル入出力線井GI/0は共に Lレベルになってしまい、Hレベルにプリチャージする ことができなくなる。

【0050】また、同様の理由により、サブ入出力線su bI/0および反転サブ入出力線#subI/0 のレベルが十分 に確定しないうちに各トランジスタ72,75がオンした場合、サブ入出力線subI/0 (反転サブ入出力線#sub I/0) とグローバル入出力線GI/0 (反転グローバル入出力線#GI/0) との容量結合によって、誤動作が起こる可能性がある。

【0051】従って、読み出しカラムアドレス選択線YRからの制御信号は、カラムアドレス選択線YSと正確に同期をとっておかなければならない。さらに、グローバル入出力線GI/0および反転グローバル入出力線井GI/0は、複数の補助アンプ61に共用されている。そのため、非活性なメモリセルアレイ50の補助アンプ61をグローバル入出力線はGI/0および反転グローバル入出力線井GI/0から切り離さないと、前記したプリチャージ状態のときに各トランジスタ72,75がオンして導通バスが構成された場合と同様の問題が生じる。従って、非活性なメモリセルアレイ50の補助アンプ61をグローバル入出力線GI/0および反転グローバル入出力線井GI/0から切り離す必要があり、読み出し補助アンプ選択線YRからの制御信号は、それを留意してコントロールする必要がある。

【0052】その結果、読み出し補助アンプ選択線YRを制御するための回路が複雑になると共に、上記した様々なタイミングを最適に合わせるのに時間がかかる。また、各補助アンプ61毎に読み出し補助アンプ選択線YRを設けなければならず、全ての読み出し補助アンプ選択線YRの占めるパターン面積は相当大きなものになる。結局、図23に示す方式のDRAMにおいて、読み出し補助アンプ選択線YRを設けて補助アンプ61を制御する場合には、省面積化が阻害される上に十分な高速化を実現できなくなる。

【0053】ところで、図23に示す方式のDRAMにおいては、読み出し補助アンプ選択線YRに関する問題だけでなく、書き込み補助アンプ選択線YWについても同様40 の問題がある。

【0054】すなわち、書き込み補助アンプ選択線YWを制御するための回路が複雑になると共に、書き込み動作においても様々なタイミングを最適に合わせる必要がある。また、各補助アンプ61毎に書き込み補助アンプ選択線YWを設けなければならず、全ての書き込み補助アンプ選択線YWの占めるパターン面積は相当大きなものになる。従って、書き込み補助アンプ選択線YWを設けて補助アンプ61を制御する場合にも、省面積化が阻害される上に高速化を十分に実現できなくなる。

【0055】また、図22に示す方式のDRAMにおい

11

ても、読み出し補助アンプ選択線YRおよび書き込み補助アンプ選択線YWを設けるため、図23に示す方式のDRAMと同様の問題を生じることになる。

【0056】本発明は上記問題点を解決するためになされたものであって、その目的は、省面積化および高速化を実現できると共に、読み出し動作時にデータの破壊を起こさない半導体記憶装置を、簡単な構成によって提供することにある。

[0057]

【課題を解決するための手段】請求項1記載の発明は、 10 複数個のメモリセルアレイと、その各メモリセルアレイが共有する補助アンプ選択線と、前記各メモリセルアレイ内の複数個のセンスアンプ毎に設けられ、当該各センスアンプと一対のサブ入出力線によって接続される補助リードアンプと、その各補助リードアンブが共有する一対のグローバル入出力線と、そのグローバル入出力線に接続されるメインリードアンプとを備え、前記サブ入出力線に読みだされたデータを前記補助リードアンプによって増幅し、その増幅したデータを、前記グローバル入出力線を介して前記メインリードアンプに転送するよう 20 にした半導体記憶装置において、前記補助リードアンプは前記センスアンプから与えられるデータのレベルが所定のレベルに達したときに作動する入力部を有することをその要旨とする。

【0058】請求項2記載の発明は、請求項1の半導体記憶装置において、前記補助リードアンプは、前記一対のグローバル入出力線のそれぞれとドレインが接続されると共に、前記一対のサブ入出力線のそれぞれとゲートが接続される一対のMOSトランジスタからなり、その一対のMOSトランジスタのソース電圧を前記一対のサ 30プ入出力線のプリチャージ電圧と等しくしたことをその要旨とする。

【0059】請求項3記載の発明は、請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内の前記補助リードアンプのMOSトランジスタのソース電圧を、非活性の前記メモリセルアレイ内の前記センスアンプに接続されるビット線のプリチャージ電圧と等しくしたことをその要旨とする。

【0060】請求項4記載の発明は、請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内の40サプ入出力線のプリチャージ電圧を、非活性の前記メモリセルアレイ内のサプ入出力線のプリチャージ電圧と異なる電圧値に設定し、活性した前記メモリセルアレイ内の前記補助リードアンプのMOSトランジスタのソース電圧だけを、そのMOSトランジスタが接続されている前記サプ入出力線のプリチャージ電圧に追従するように変化させることをその要旨とする。

【0061】請求項5記載の発明は、請求項2の半導体 記憶装置において、活性した前記メモリセルアレイ内の サブ入出力線のプリチャージ電圧を、非活性の前記メモ 50

リセルアレイ内のサブ入出力線のブリチャージ電圧と異なる電圧値に設定すると共に、全ての前記補助リードアンプのMOSトランジスタのソース電圧を、活性した前記メモリセルアレイ内のサブ入出力線のブリチャージ電圧と等しい電圧値に設定し、活性した前記メモリセルアレイ内の補助リードアンプだけを活性化させることをその要旨とする。

【0062】請求項6記載の発明は、複数個のメモリセルアレイと、その各メモリセルアレイが共有する補助アンプ選択線と、前記各メモリセルアレイ内の複数個のセンスアンプ毎に設けられ、当該各センスアンプと一対のサブ入出力線によって接続される補助ライトアンプと、その各補助ライトアンプが共有する一対のグローバル入出力線とを備え、前記グローバル入出力線に書き込まれたデータを前記補助ライトアンプによって増幅し、その増幅したデータを、前記サブ入出力線を介して前記センスアンプに転送するようにした半導体記憶装置において、前記補助ライトアンプは、前記一対のグローバル入出力線のそれぞれとゲートが接続されると共に、前記一対のサブ入出力線のそれぞれとドレインが接続される一対のMOSトランジスタからなることをその要旨とする。

【0063】請求項7記載の発明は、複数個のメモリセ ルアレイと、その各メモリセルアレイが共有する補助ア ンプ選択線と、前記各メモリセルアレイ内の複数個のセ ンスアンプ毎に設けられ、当該各センスアンプと一対の サブ入出力線によって接続される補助アンプと、その各 補助アンプが共有する一対のグローバル入出力線とを備 え、前記グローバル入出力線に書き込まれたデータを前 記補助アンプによって増幅し、その増幅したデータを、 前記サブ入出力線を介して前記センスアンプに転送する ようにした半導体記憶装置において、前記補助アンプは 補助リードアンプと補助ライトアンプとからなり、前記 補助リードアンプは、前記一対のグローバル入出力線の それぞれとドレインが接続されると共に、前記一対のサ ブ入出力線のそれぞれとゲートが接続される一対のMO Sトランジスタからなり、その一対のMOSトランジス タのソース電圧を前記一対のサブ入出力線のプリチャー ジ電圧と等しくし、前記補助ライトアンプは、前記一対 のグローバル入出力線のそれぞれとゲートが接続される と共に、前記一対のサブ入出力線のそれぞれとドレイン が接続される一対のMOSトランジスタからなることを その要旨とする。

[0064]

【作用】従って、請求項1または請求項2記載の発明においては、サブ入出力線にデータが生じた場合にのみ補助リードアンプが活性化される。そのため、補助リードアンプを制御するための複雑で動作マージンが必要な制御信号を省くことができる。その結果、補助リードアンプの制御信号の動作マージン分だけ高速化することがで

きる。また、当該制御信号の信号線や制御信号を生成する回路が専有する面積分だけ、省面積化することができる。さらに、サブ入出力線に読みだされたデータは、補助リードアンプによって一旦増幅されてからグローバル入出力線に転送されるため、読み出し動作時にデータの破壊が起こることはない。

【0065】請求項3記載の発明においては、全ての補助リードアンプのMOSトランジスタのソース電圧が共通のビット線のプリチャージ電圧と等しくなる。請求項6記載の発明においては、グローバル入力線にデータが10生じた場合にのみ補助ライトアンプが活性化される。そのため、補助ライトアンプを制御するための複雑で動作マージンが必要な制御信号を省くことができる。その結果、補助ライトアンプの制御信号の動作マージン分だけ高速化することができる。また、当該制御信号の信号線や制御信号を生成する回路が専有する面積分だけ、省面積化することができる。

【0066】請求項7記載の発明においては、サブ入出力線にデータが生じた場合にのみ補助リードアンプが活性化されると共に、グローバル入力線にデータが生じた 20場合にのみ補助ライトアンプが活性化される。

[0067]

【実施例】

(第1実施例)以下、本発明を具体化した第1実施例を図1~図6に従って説明する。

【0068】尚、本実施例において、図18~図25に示した従来例と同じ構成については符号を等しくしてその詳細な説明を省略する。本実施例のDRAMのブロック回路図は、図19に示す従来例と同じである。

【0069】図6は、図19に示す本実施例の16メガビットDRAMの実際の半導体チップ1上における配置例を示した平面図である。半導体チップ1には4メガビットのメモリブロック2が4個配置されている。また、半導体チップ1の外周上下には、ロウ選択信号#RAS,カラム選択信号#CAS,書き込み信号#WE,出力信号#OE,入出力信号I/O,アドレスAddress,および電源VCC,VSS用等の各種バッド3が配置されている。

【0070】さらに、半導体チップ1の中央部にはメインクロック4が配置されている。上下のメモリブロック2の間にはワード線ドライバWDを含むロウデコーダ5が40配置され、各メモリブロック2とメインクロック4との間にはカラムデコーダYDとメインクロック4との間には、複数のメインアンプ62からなるメインアンプ列62aが配置されている。

【0071】図1は、本実施例のDRAMの要部回路図である。尚、図1において、図23に示した従来例と異なるのは補助アンプ61の構成についてだけである。

【0072】但し、各トランジスタN51, N52のソースは共通ソース線VSNに接続されていると共に、Nチ 50

ャネルMOSトランジスタN62のドレインに接続されている。そのトランジスタN62のソースは接地されており、ゲートは制御信号線SNに接続されている。

【0073】これは、センスアンプ51aのセンス動作時において共通ソース線VSNにかかる負担を軽減することにより、センス動作の高速化を図るためである。すなわち、センス動作時において共通ソース線VSNはL レベルに立ち下がるが、その時、制御信号線SNをH レベルに立ち上げることによってトランジスタN62をオンさせる。これにより、オンしたトランジスタN62を介して各トランジスタN51, N52のソースが接地されるため、共通ソース線VSNの負担が軽減するわけである。

【0074】図1に示すように、本実施例の補助アンプ 61は補助リードアンプ11と補助ライトアンプ12と から構成される。その補助リードアンプ11はPチャネ ルMOSトランジスタP1、P2から構成されている。 すなわち、トランジスタP1のゲートはサブ入出力線su bI/0に接続され、トランジスタP2のゲートは反転サブ 入出力線#subI/0に接続されている。また、トランジス タP1のドレインはグローバル入出力線GI/0に接続さ れ、トランジスタP2のドレインは反転グローバル入出 カ線井GI/Oに接続されている。そして、各トランジスタ P1, P2のソースには内部電源電圧Vint が印加され ている。一方、補助ライトアンプ12はNチャネルMO SトランジスタN1、N2から構成されている。すなわ ち、トランジスタN1のゲートはグローバル入出力線GI /0に接続され、トランジスタN2のゲートは反転グロー バル入出力線#GI/Oに接続されている。また、トランジ スタN1のドレインはサブ入出力線subI/0に接続され、 トランジスタN2のドレインは反転サブ入出力線#subI /0に接続されている。そして、各トランジスタN1、N

【0075】次に、このように構成されたDRAMの読み出し動作を、図2に示すタイムチャートに従って説明する。尚、メモリセル50aやセンスアンプ51aの動作については公知であるのでその詳細な説明は省略する。

2のソースは接地されている。

【0076】読み出し動作を行う前において、サブ入出力線subI/0および反転サブ入出力線#sub I/0 はHレベルにプリチャージしておき、グローバル入出力線GI/0および反転グローバル入出力線#GI/0はLレベルにプリチャージしておく。

【0077】すると、各トランジスタP1,P2のゲート電圧(すなわち、サブ入出力線subI/0および反転サブ入出力線#sub I/0 のプリチャージ電圧 VP)とソース電圧 VS (すなわち、内部電源電圧 V int)は等しくなる。このとき、各トランジスタP1,P2 はオフしているため、補助リードアンプ11 は非活性になる。

【0078】そして、所望のワード線MiをHレベルに 立ち上げると、そのワード線Miに接続されているメモ

16

リセル50aの状態に応じて、ピット線BLと反転ピット 線#BLとのピット線対の電圧が変化する。センスアンプ 51aはそのビット線対の電圧の変化を増幅し、内部電 源電圧 Vint とグランドレベル (=0V) との間でビッ ト線対をフルスイングさせる。

【0079】ここで例えば、ビット線BLがLレベルで反 転ビット線井BLがHレベルになっているとする。そし て、所望の補助アンプ選択線YSをHレベルに立ち上げる と、その補助アンプ選択線YSに接続されているトランジ スタN55, N56はオンする。すると、サブ入出力線 10 subI/0はHレベルからLレベルにディスチャージされ、 反転サブ入出力線#sub I/O はHレベルのまま保持され る。

【0080】そのため、補助リードアンプ11のトラン ジスタP1はオンすると共にトランジスタP2はオフす る。すると、グローバル入出力線GI/Oには、オンしたト ランジスタP1を介して内部電源電圧Vint が印加され てLレベルからHレベルにチャージされる。一方、反転 グローバル入出力線#GI/OはLレベルのまま保持され

【0081】このように、ディスチャージされないサブ 入出力線subI/0 (反転サブ入出力線#sub I/0) に対し て、グローバル入出力線GI/O (反転グローバル入出力線 #GI/O) には変化がなく、プリチャージ状態のLレベル が保持される。一方、ディスチャージされたサブ入出力 線subI/O(反転サブ入出力線#sub I/O) に対して、反 転グローバル入出力線#GI/O(グローバル入出力線GI/ 0) はチャージされてHレベルになる。

【0082】その結果、補助リードアンプ11は、サブ 入出力線subI/Oおよび反転サブ入出力線#sub I/O から のデータを増幅して、グローバル入出力線GI/Oおよび反 転グローバル入出力線#GI/Oに転送することができる。

【0083】ここで、同じメモリセルアレイ50内の別 のサブ入出力線subI/Oおよび反転サブ入出力線#sub I/ 0 はプリチャージ状態のままなので、接続されている補 助リードアンプ11は全て非活性になっている。また、 非活性な別のメモリセルアレイ50内の補助リードアン プ11も同様に非活性になっている。すなわち、プリチ ャージ状態において、同じグローバル入出力線GI/Oおよ び反転グローバル入出力線#GI/0に接続されている補助 40 リードアンプ11は全て非活性になっている。

【0084】そして、読み出し動作時には、所望の補助 アンプ選択線YSによって選択された補助リードアンプ1 1のみが活性化し、同じグローバル入出力線GI/Oおよび 反転グローバル入出力線#GI/Oに接続されている他の補 助リードアンプ11は全て非活性のまま作動しない。図 3は、非活性な別のメモリセルアレイ50における読み 出し動作時のタイムチャートである。

【0085】従って、本実施例の補助リードアンプ11 においては、図22および図23に示した従来例の補助 50 線GI/O (反転グローバル入出力線#GI/O) に対して、サ

アンプ61のように読み出し補助アンプ選択線YRを設け る必要がない。そのため、読み出し補助アンプ選択線YR からの制御信号をコントロールする必要もなく、読み出 し補助アンプ選択線YRを制御するための回路も必要なく なる。

【0086】尚、メモリセルアレイ50が活性化すると は、そのメモリセルアレイ50内のセンスアンプ51a が全て活性化し、メモリセルアレイ50内の全てのビッ ト線対毎にワード線MLで選択されたメモリセル50aが 充放電することである。

【0087】また、補助アンプ61が設けられているワ ード線裏打ち部にはもともとnウェルが存在しており、 図23に示した従来例では未使用であったそのnウェル を使用すれば、PチャネルMOSトランジスタP1,P 2を形成することは容易である。

【0088】次に、このように構成されたDRAMの書 き込み動作を、図4に示すタイムチャートに従って説明 する。尚、メモリセル50aやセンスアンプ51aの動 作については公知であるのでその詳細な説明は省略す

【0089】書き込み動作を行う前においても、読み出 し動作を行う前と同様に、サブ入出力線subI/Oおよび反 転サブ入出力線井sub I/O はHレベルにプリチャージし ておき、グローバル入出力線GI/Oおよび反転グローバル 入出力線#GI/OはLレベルにプリチャージしておく。

【0090】このとき、各トランジスタN1、N2はオ フしているため、補助ライトアンプ12は非活性にな る。そして、所望のワード線Mi をHレベルに立ち上げ ると、そのワード線Mi に接続されているメモリセル5 0 aの状態に応じて、ビット線BLと反転ビット線#BLと のピット線対の電圧が変化する。センスアンプ51aは そのビット線対の電圧の変化を増幅し、内部電源電圧V int とグランドレベル (=0V) との間でピット線対を フルスイングさせる。

【0091】ここで例えば、グローバル入出力線GI/Oに はHレベル,反転グローバル入出力線#GI/0にはLレベ ルのデータが書き込まれたとする。すると、補助ライト アンプ12のトランジスタN1はオンすると共にトラン ジスタN2はオフする。そのため、サブ入出力線subI/0 はHレベルからLレベルにディスチャージされ、反転サ ブ入出力線#sub I/O はHレベルのまま保持される。

【0092】そして、所望の補助アンプ選択線YSをHレ ベルに立ち上げると、その補助アンプ選択線YSに接続さ れているトランジスタ N 5 5, N 5 6 はオンする。する と、ピット線BLはLレベルになると共に反転ピット線井 BLはHレベルになり、メモリセル50aにはピット線BL および反転ビット線#BLのレベルに対応したデータが書 き込まれる。

【0093】このように、Lレベルのグローバル入出力

ブ入出力線subI/0(反転サブ入出力線井sub I/0)には変化がなく、プリチャージ状態のHレベルが保持される。一方、Hレベルのグローバル入出力線GI/0(反転グローバル入出力線井GI/0)に対して、反転サブ入出力線井subI/0(サブ入出力線sub I/0)はディスチャージされてLレベルになる。

【0094】その結果、補助ライトアンプ12は、グローバル入出力線GI/Oおよび反転グローバル入出力線#GI/Oからのデータを増幅して、サブ入出力線subI/Oおよび反転サブ入出力線#sub I/O に転送することができる。【0095】ここで、プリチャージ状態において、同じメモリセルアレイ50内の別のサブ入出力線subI/Oおよび反転サブ入出力線#sub I/O に接続されている補助ライトアンプ12は全て非活性になっている。また、非活性な別のメモリセルアレイ50内の補助ライトアンプ12は自様に非活性になっている。すなわち、プリチャージ状態において、同じグローバル入出力線GI/Oおよび反転グローバル入出力線#GI/Oに接続されている補助ライトアンプ12は全て非活性になっている。

【0096】そして、書き込み動作時には、所望の補助 20 アンプ選択線YSによって選択された補助ライトアンプ1 2のみが活性化し、同じグローバル入出力線GI/0および 反転グローバル入出力線#GI/0に接続されている他の補助ライトアンプ12は全て非活性のまま作動しない。図 5は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0097】従って、本実施例の補助ライトアンプ12においては、図22および図23に示した従来例の補助アンプ61のように書き込み補助アンプ選択線YWを設ける必要がない。そのため、書き込み補助アンプ選択線YWからの制御信号をコントロールする必要もなく、書き込み補助アンプ選択線YWを制御するための回路も必要なくなる。

【0098】このように本実施例において、補助リードアンプ11は、サブ入出力線subI/0および反転サブ入出力線#sub I/0 からの読み出しデータによって駆動制御される。また、補助ライトアンプ12は、グローバル入出力線GI/0および反転グローバル入出力線#GI/0からの書き込みデータによって駆動制御される。

【0099】つまり、本実施例の補助アンプ61は、読 40 み出し動作または書き込み動作のいずれの場合においても、完全にデータ駆動型のデータ転送が可能となる。そのため、本実施例では、補助アンプ61を制御するための複雑で動作マージンが必要な制御信号(カラムアドレス線YRおよび書き込み補助アンプ選択線YWからの制御信号)を省くことができる。

【0100】また、本実施例の補助アンプ61は、図2 2および図23に示した従来例の補助アンプ61に比べ て簡単な構成であるため具体化するのが容易である。さ らに、本実施例では、図6に示したように、余分なデー 50 タバス (および、図18におけるメインアンプ53を制御するためのコントロール信号線)を半導体チップ1上に引き回す必要がない。すなわち、図19に示したデータバス64はメインクロック4の部分に配置すればよく、半導体チップ1の周辺部にデータバスがないため省面積化を図ることができる。

【0101】従って、本実施例では、図23に示した従来例のDRAMの利点を全て備えた上で、従来の問題点を全て解決することができる。ところで、図6に示したように、各カラムデコーダYDはメインクロック4を挟んで半導体チップ1の中央部に配置されている。そして、補助アンプ選択線YSに第2メタル線を使用することにより、前記したように、異なるメモリセルアレイ50間で1本の補助アンプ選択線YSを共用している。

【0102】この場合、補助アンプ選択線YSを、そのま ま各トランジスタN55、N56からなるI/Oゲート に接続する方法(以下、方法1という)がある。また、 各メモリセルアレイ50を選択するための信号線と補助 アンプ選択線YSとで論理をとり、活性化したメモリセル アレイ50の補助アンプ選択線YS(図1,図2,図4に おいてはGYS と表記して区別している) に対応する I/ 〇ゲート (すなわち、各トランジスタN55, N56) だけをオンさせる方法(以下、方法2という)もある。 【0103】上記した第1実施例は方法2である。すな わち、第1実施例では、活性化したメモリセルアレイ5 0のサブ入出力線subI/0および反転サブ入出力線#sub I/O だけが、補助アンプ選択線YSに従って対応するビッ ト線BLおよび反転ビット線#BLに接続される。従って、 読み出し動作においては、選択するべき補助リードアン プ11に接続されているサブ入出力線subI/Oおよび反転 サブ入出力線井sub I/O だけが、プリチャージ電圧VP とは異なる電圧になる。

【0104】その他のサブ入出力線subI/0および反転サブ入出力線#sub I/0 については、プリチャージ電圧VPのままである。そのため、各トランジスタP1, P2のゲート電圧(=プリチャージ電圧VP)とソース電圧VSとが等しければ(VP=VS)、その電圧は内部電源電圧Vintでも電圧Vint /2(=VCP=VBLP)でも構わない。

【0105】(第2実施例)一方、方法1の場合、非活性のメモリセルアレイ50の補助アンブ選択線YSに対応するI/Oゲートもオンする。そのため、非活性な(すなわち、プリチャージ状態の)ピット線BLおよび反転ピット線#BLと、サブ入出力線subI/Oおよび反転サブ入出力線#subI/Oとが接続される。

【0106】従って、方法1の場合は、ビット線BLおよび反転ビット線#BLのプリチャージ電圧VBLPと、サブ入出力線subI/0および反転サブ入出力線#sub I/0 のプリチャージ電圧VPとを等しくする必要がある。

【0107】この場合も、当然、各トランジスタP1、

P2のゲート電圧(=プリチャージ電圧VP) とソース電圧VS とは等しくなければならない(VBLP=VP=VS)。

【0108】しかしながら、方法1では、方法2のように各メモリセルアレイ50を選択するための信号線と補助アンプ選択線YSとで論理をとる必要がない。そのため、方法1では、各メモリセルアレイ50を選択するための信号線や、論理をとる回路を設ける必要がなく、方法2より省面積化を図ることができる。

【0109】図7は、方法1を具体化した第2実施例の 10 DRAMの要部回路図である。尚、図7において、図1 に示した第1実施例と異なるのは、以下の①,②だけである。そこで、本実施例において、第1実施例と同じ構成については符号を等しくしてはその詳細な説明を省略する。また、本実施例において、第1実施例と同じ動作についても説明を省略する。

【0110】**①**補助リードアンプ11の各トランジスタ P1, P2のソース電圧VS を、内部電源電圧Vint で はなく、ビット線BLおよび反転ビット線#BLのプリチャ ージ電圧VBLP にしている。

【0111】②サブ入出力線subI/0および反転サブ入出力線井sub I/0 に、クランバ(プリチャージ)13を設けている。クランバ13はPチャネルMOSトランジスタP3,P4から構成されている。すなわち、各トランジスタP3,P4のソースはそれぞれサブ入出力線subI/0および反転サブ入出力線井sub I/0 に接続され、ゲートは接地されている。また、各トランジスタP3,P4のドレインには、ビット線BLおよび反転ビット線井BLのプリチャージ電圧VBLPが印加されている。

【0112】従って、オンした各トランジスタP3,P304によって、サブ入出力線subI/Oおよび反転サブ入出力線#sub I/O にピット線BLおよび反転ピット線#BLのプリチャージ電圧VBLPが印加される。そのため、サブ入出力線subI/Oおよび反転サブ入出力線#sub I/O のプリチャージ電圧VPとピット線BLおよび反転ピット線#BLのプリチャージ電圧VBLPとが等しくなる。

【0113】尚、書き込み動作において、サブ入出力線 subI/0または反転サブ入出力線 #sub I/0 に Hレベルの データを書き込むために、各トランジスタ P3, P4は ノーマリオン型でなければならない。すなわち、本実施 40 例において、クランバ13は書き込み動作時のプルアップ回路であり、補助ライトアンプ12は書き込み動作時のプルダウン回路であると見なすことができる。

【0114】また、各トランジスタP3, P4のゲートに制御信号を与え、読み出し及び書き込みの各動作において制御することも可能である。しかしながら、この場合は、各トランジスタP3, P4のゲートに与える制御信号とその制御信号線を設ける必要があるため、前記したような完全にデータ駆動型のデータ転送ができなくなる。

【0115】図2は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図4は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図9は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0116】(第3実施例)方法1において(すなわち、非活性なメモリセルアレイ50のサブ入出力線subI/0および反転サブ入出力線#sub I/0のプリチャージ電圧VPを、ビット線BLおよび反転ビット線#BLのプリチャージ電圧VBLPと等しくする)、活性化したメモリセルアレイ50のサブ入出力線subI/0および反転サブ入出力線#sub I/0の電圧だけを、プリチャージ電圧VBLP以上にするという方法(以下、方法3という)がある。【0117】すなわち、方法3では、補助リードアンプ11のゲインが見かけ上大きくなるため、読み出し動作をより高速化することができる。図10は、方法3を具体化した第3実施例のDRAMの要部回路図である。尚、図10において、図7に示した第2実施例と異なるのは、以下の①、②だけである。そこで、本実施例において、第2実施例と同じ構成については符号を等しくし

て、第2実施例と同じ動作についても説明を省略する。 【0118】**①**補助リードアンプ11の各トランジスタ P1, P2のソースを共通ソース線VSPに接続してい

てはその詳細な説明を省略する。また、本実施例におい

②クランパ13の各トランジスタP3, P4のドレイン を共通ソース線VSPに接続している。

【0119】非活性なメモリセルアレイ50において、 共通ソース線VSPの電圧はピット線BLおよび反転ピット 線#BLのプリチャージ電圧VBLP と等しくなっており、 センスアンプ51aを非活性にしている (VS=VP=VSP=VBLP)。

【0120】一方、活性化したメモリセルアレイ50において、共通ソース線VSPの電圧は内部電源電圧Vintになるが、やはり、 (VS=VP=VSP) の条件は保たれることになり、動作に不都合は生じない。

【0121】図11は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図12は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図9は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0122】(第4実施例)図13は、方法3を具体化した第4実施例のDRAMの要部回路図である。尚、図13において、図10に示した第3実施例と異なるの

は、補助ライトアンプ12の各トランジスタN1,N2 のソースを共通ソース線VSNに接続していることだけで ある。そこで、本実施例において、第3実施例と同じ構 成については符号を等しくしてはその詳細な説明を省略 する。また、本実施例において、第3実施例と同じ動作 についても説明を省略する。

【0123】非活性なメモリセルアレイ50において、 共通ソース線VSPの電圧はビット線BLおよび反転ビット 線#BLのプリチャージ電圧VBLP と等しくなっており、 センスアンプ51aを非活性にしている(VS=VP=10VSN=VBLP)。従って、補助ライトアンプ12も作動 しなくなる。

【0124】そして、非活性なメモリセルアレイ50では、サブ入出力線subI/0または反転サブ入出力線#subI/0 にデータが書き込まれない。そのため、たとえ、ビット線BLまたは反転ビット線#BLとサブ入出力線subI/0 または反転サブ入出力線#sub I/0 が接続された場合でも、不要なデータをビット線BLおよび反転ビット線#BLに書き込むという無用な動作を行わなくなる。

【0125】図11は、活性化しているメモリセルアレ 20 イ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図14は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。尚、「VrS」は補助リードアンプ11の各トランジスタP1, P2のソース電圧VrS、「VwS」は補助ライトアンプ11の各トランジスタN1, N2のソース電圧VwSを示している。図15は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。 30

【0126】(第5実施例)図16は、方法3を具体化した第5実施例のDRAMの要部回路図である。尚、図16において、図13に示した第4実施例と異なるのは、補助リードアンプ11の各トランジスタP1、P2のソースに、NチャネルMOSトランジスタP1、P2のソースに、NチャネルMOSトランジスタN3を介して内部電源電圧Vint等の適当な電圧(但し、ビット線BLおよび反転ビット線井BLのプリチャージ電圧VBLPより高い電圧)を印加していることだけである。そして、トランジスタN3のゲートは制御信号線SNに接続している。そこで、本実施例において、第4実施例と同じ構成40については符号を等しくしてはその詳細な説明を省略する。また、本実施例において、第3実施例と同じ動作についても説明を省略する。

【0127】活性化したメモリセルアレイ50においてのみ、制御信号線SNの電圧はHレベルになっている。そのため、活性化したメモリセルアレイ50のトランジスタN3だけがオンし、その活性化したメモリセルアレイ50の補助リードアンプ11だけが活性化する(VS = VP = Vint)。従って、本実施例は、第4実施例の効果に加えて、図10に示す第3実施例と同様の効果を得50

ることもできる。

【0128】加えて、本実施例では第3実施例に比べて、共通ソース線VSPにかかる負担を軽減することができ、センス動作の高速化を阻害することがない。図11は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図14は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図15は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0129】(第6実施例)図17は、第6実施例のDRAMの要部回路図である。尚、図17において、図7に示した第2実施例と異なるのは、クランパ13(すなわち、プルアップ回路)の各トランジスタP3,P4のゲートをそれぞれ、グローバル入出力線GI/0および反転グローバル入出力線#GI/0に接続したことだけである。【0130】本実施例では、書き込み動作において、クランパ13も補助ライトアンプ12(すなわち、プルダウン回路)と同様に、グローバル入出力線GI/0および反転グローバル入出力線#GI/0によってデータ駆動されることになる。

【0131】その他の動作について、本実施例と第2実施例とは全て同じであるので説明を省略する。図2は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図4は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図9は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0132】尚、本発明は上記各実施例に限定されるものではなく、以下のように実施してもよい。

1) 補助リードアンプ11の各PチャネルMOSトランジスタP1, P2をNチャネルMOSトランジスタに置き換えると共に、補助ライトアンプ12の各NチャネルMOSトランジスタN1, N2をPチャネルMOSトランジスタに置き換える。

【0133】この場合は、プリチャージ状態における各入出力線のレベルを上記各実施例と反対にする。すなわち、サブ入出力線subI/0および反転サブ入出力線#sub I/0はLレベルにプリチャージしておき、グローバル入出力線はGI/0はHレベルにプリチャージしておく。

【0134】2)クランパ13の各PチャネルMOSトランジスタP3,P4をNチャネルMOSトランジスタに置き換える。

3) 補助リードアンプ11の各トランジスタP1, P2 のドレインをそれぞれ、グローバル入出力線GI/Oおよび 反転グローバル入出力線#GI/Oに接続するのではなく、

反転グローバル入出力線井GI/Oおよびグローバル入出力線GI/Oに接続する。それと同時に、補助ライトアンプ12の各トランジスタN1,N2のゲートをそれぞれ、グローバル入出力線GI/Oおよび反転グローバル入出力線井GI/Oおよびグローバル入出力線井GI/Oおよびグローバル入出力線井GI/Oおよびグローバル入出力線井GI/Oおよびグローバル入出力線井

【0135】この場合、サブ入出力線subI/0および反転サブ入出力線#subI/0とグローバル入出力線GI/0および反転グローバル入出力線#GI/0との間で相互に転送されるデータは、それぞれ同じレベルになる。すなわち、サ 10ブ入出力線subI/0がHレベル(反転サブ入出力線#subI/0がLレベル)なら、グローバル入出力線GI/0もHレベル(反転グローバル入出力線#GI/0もLレベル)になる。

【0136】4)内部電源電圧Vint を外部電源電圧VCCに置き換える。

5) 補助リードアンプ11または補助ライトアンプ12をそれぞれ単独で実施する。また、上記各実施例の補助リードアンプ11または補助ライトアンプ12の接続方法を、それぞれ上記とは異なる組み合わせで実施する。【0137】

【発明の効果】以上詳述したように本発明によれば、省面積化および高速化が実現可能であると共に、読み出し動作時にデータの破壊を起こさない半導体記憶装置を、簡単な構成によって提供することができる優れた効果がある。

【図面の簡単な説明】

【図1】第1実施例のDRAMの要部回路図である。

【図2】第1,2,6実施例において、活性化している メモリセルアレイ50における読み出し動作時のタイム 30 チャートである。

【図3】第1実施例において、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。

【図4】第1,2,6実施例において、活性化している メモリセルアレイ50における書き込み動作時のタイム チャートである。

【図5】第1実施例において、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図6】各実施例のDRAMの実際の半導体チップ上における配置を示す平面図である。

【図7】第2実施例ののDRAM要部回路図である。

【図8】第2~6実施例において、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。

【図9】第2、3、6実施例において、非活性な別のメ

モリセルアレイ50における書き込み動作時のタイムチャートである。

【図10】第3実施例のDRAMの要部回路図である。

【図11】第3,4,5実施例において、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。

【図12】第3実施例において、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図13】第4実施例のDRAMの要部回路図である。

【図14】第4,5実施例において、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図15】第4,5,15実施例において、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図16】第5実施例のDRAMの要部回路図である。

【図17】第6実施例のDRAMの要部回路図である。

【図18】従来例のDRAMの構成を示すブロック回路 図である。

【図19】従来例のDRAMの構成を示すブロック回路 図である。

【図20】図18および図19に示すDRAMのセンス アンプ51aを示す回路図である。

【図21】従来例のDRAMにおけるセンスアンプとその周辺回路を示す回路図である。

【図22】従来例のDRAMの要部回路図である。

【図23】従来例のDRAMの要部回路図である。

【図24】ワード線裏打ち部を説明するための半導体チップ平面図である。

【図25】図23に示すDRAMの読み出し動作時のタイムチャートである。

【符号の説明】

11 補助リードアンプ

12 補助ライトアンプ

50 メモリセルアレイ

51a センスアンプ

61 補助アンプ

62 メインアンプ

40 YS,GYS カラムアドレス選択選択線

subI/0 サブ入出力線

#subI/0 反転サブ入出力線


GI/O グローバル入出力線

#GI/O 反転グローバル入出力線


P1, P2 PチャネルMOSトランジスタ

N1, N2 NチャネルMOSトランジスタ


【図1】








【図3】




【図4】




【図5】

全てのWLi		#5'/Kl.chi
	FIX	
		V1R/ C
Vax, Var	•	Va∟レベル
€τογS		
(0\Idue#) 0\Idue		 V₽レベル
Vs	FIX	V _{int} (V _{BL})
GI/O (#GI/O)		


【図6】




【図7】




【図8】




【図9】




【図10】




【図11】




【図12】




【図13】




【図14】




【図15】




【図16】




【図17】




[図20]




【図18】




【図19】




[図21]




[図22]




【図23】



【図25】



【図24】



【手続補正書】

【提出日】平成5年2月18日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】全文

【補正方法】変更

【補正内容】

【書類名】 明細書

【発明の名称】 半導体記憶装置

【特許請求の範囲】

【請求項1】 複数個のメモリセルアレイと、

その各メモリセルアレイが共有するカラムアドレス選択 線と、

前記各メモリセルアレイ内の複数個のセンスアンプ毎に 設けられ、当該各センスアンプと一対のサブ入出力線に よって接続される補助リードアンプと、

その各補助リードアンプが共有する一対のグローバル入 出力線と、

そのグローバル入出力線に接続されるメインリードアンプとを備え、前記サブ入出力線に読みだされたデータを前記補助リードアンプによって増幅し、その増幅したデータを、前記グローバル入出力線を介して前記メインリードアンプに転送するようにした半導体記憶装置において、

前記補助リードアンプは前記センスアンプから与えられるデータのレベルが所定のレベルに達したときに作動する入力部を有することを特徴とする半導体記憶装置。

【請求項2】 請求項1の半導体記憶装置において、前記補助リードアンプは、前記一対のグローバル入出力線のそれぞれとドレインが接続されると共に、前記一対のサブ入出力線のそれぞれとゲートが接続される一対のMOSトランジスタからなり、その一対のMOSトランジスタのソース電圧を前記一対のサブ入出力線のプリチャージ電圧と等しくしたことを特徴とする半導体記憶装置。

【請求項3】 請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内の前記補助リードアンプのMOSトランジスタのソース電圧を、非活性の前記メモリセルアレイ内の前記センスアンプに接続されるビット線のプリチャージ電圧と等しくしたことを特徴とする半導体記憶装置。

【請求項4】 請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧を、非活性の前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧と異なる電圧値に設定し、活性した前記メモリセルアレイ内の前記補助リードアンプのMOSトランジスタのソース電圧だけを、そのMOSトランジスタが接続されている前記サブ入出力線のプリチャージ電圧に追従するように変化させることを特徴とする半導体記憶装置。

【請求項5】 請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧を、非活性の前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧と異なる電圧値に設定すると共に、全ての前記補助リードアンプのMOSトランジスタのソース電圧を、活性した前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧と等しい電圧値に設定し、活性した前記メモリセルアレイ内の補助リードアンプだけを活性化させることを特徴とする半導体記憶装置。

【請求項6】 複数個のメモリセルアレイと、 その各メモリセルアレイが共有するカラムアドレス選択 線と、

前記各メモリセルアレイ内の複数個のセンスアンプ毎に 設けられ、当該各センスアンプと一対のサブ入出力線に よって接続される補助ライトアンプと、

その各補助ライトアンプが共有する一対のグローバル入 出力線とを備え、前記グローバル入出力線に書き込まれ たデータを前記補助ライトアンプによって増幅し、その 増幅したデータを、前記サブ入出力線を介して前記セン スアンプに転送するようにした半導体記憶装置におい て、

前記補助ライトアンプは、前記一対のグローバル入出力線のそれぞれとゲートが接続されると共に、前記一対のサブ入出力線のそれぞれとドレインが接続される一対のMOSトランジスタからなることを特徴とする半導体記憶装置。

【請求項7】 複数個のメモリセルアレイと、

その各メモリセルアレイが共有するカラムアドレス選択 線と、

前記各メモリセルアレイ内の複数個のセンスアンプ毎に 設けられ、当該各センスアンプと一対のサブ入出力線に よって接続される補助アンプと、

その各補助アンプが共有する一対のグローバル入出力線とを備え、前記グローバル入出力線に書き込まれたデータを前記補助アンプによって増幅し、その増幅したデータを、前記サブ入出力線を介して前記センスアンプに転送するようにした半導体記憶装置において、

前記補助アンプは補助リードアンプと補助ライトアンプとからなり、前記補助リードアンプは、前記一対のグローバル入出力線のそれぞれとドレインが接続されると共に、前記一対のサブ入出力線のそれぞれとゲートが接続される一対のMOSトランジスタからなり、その一対のMOSトランジスタのソース電圧を前記一対のサブ入出力線のプリチャージ電圧と等しくし、前記補助ライトアンプは、前記一対のグローバル入出力線のそれぞれとゲートが接続されると共に、前記一対のサブ入出力線のそれぞれとドレインが接続される一対のMOSトランジスタからなることを特徴とする半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は半導体記憶装置に係り、 詳しくは、ダイナミックRAM (DRAM) に関するも のである。

[0002]

【従来の技術】図18は、従来のDRAMの構成を示すプロック回路図である。メモリセルアレイ50には、データを保持するメモリセル50aが多数備えられている。また、各メモリセルアレイ50には、複数のセンスアンプ51aからなるセンスアンプ列51が設けられている。そして、メモリセルアレイ50内のメモリセル50aとセンスアンプ列51内の1つのセンスアンプ51aとが、ビット線BLによって接続されている。

【0003】このメモリセルアレイ50とセンスアンプ列51とからなる各アレイブロックが、共通のカラムアドレス選択線YSによってカラムデコーダYDに接続されている。また、メモリセルアレイ50には多数のワード線WLが接続されており、そのワード線WLはワード線ドライバWDによって制御される。そして、各センスアンプ列51内の各センスアンプ51aはそれぞれ、サブデータバス52を介してメインアンプ53に接続されている。さらに、メインアンプ53はデータバス54を介して入出力回路(図示略)に接続されている。

【0004】尚、図18では図面が煩雑になるのを避けるため、1本のワード線WL,1本のピット線BL,1個のメモリセル50a,1個のセンスアンプ51a,1本のカラムアドレス選択線YSだけを図示している。また、ピット線BLは、レベルが反転した反転ピット線#BL(図示略)と2本で一対になって構成されている。

【0005】このように構成されたDRAMからデータを読み出す場合は、まず、ワード線WL(およびピット線BL)によってデータを読み出したい所望のメモリセル50aを選択する。

【0006】そして、所望のメモリセル50aに対応するカラムアドレス選択線YSを立ち上げることにより、そのメモリセル50aに保持されているデータは、センスアンプ51aによって増幅されてサブデータバス52に転送される。

【0007】サブデータバス52からメインアンブ53に送られたデータはメインアンブ53によってさらに増幅され、データバス54を介して入出力回路へ出力される。このようなDRAMでは、センスアンブ51aの負荷駆動能力に比べてサブデータバス52の負荷容量が大きいため、動作が遅いという問題があった。さらに、サブデータバス52の負荷容量はピット線BLの負荷容量より大きいため、データの読み出し時にピット線BLと反転ピット線#BLとのピット線対の電位差を縮小してしまう(一般に「データの破壊」と呼ばれる)という問題もあった。

【0008】これを改善するため、近年、図19に示すような補助アンプ61を備えたDRAMが提案されている。このDRAMではセンスアンプ列51に対して1個の補助アンプ61を設け、複数個の補助アンプ61に対して1個のメインアンプ62を設けるようにしている。例えば、512個のセンスアンプ51aのそれぞれに接続された512対のピット線対(すなわち、ピット線BLと反転ピット線井BLとを合計すると1024本)を32対ずつ16組に分割じてサブデータバス63とする。そして、各サブデータバス63毎に補助アンプ61を接続し、16個の補助アンプ61を共通のグローバル入出力線GI/0を介して1つのメインアンプ62に接続している。

【0009】このように構成されたDRAMからデータを読み出す場合は、まず、ワード線ML(およびビット線BL)によってデータを読み出したい所望のメモリセル50aを選択する。

【0010】そして、所望のメモリセル50aに対応するカラムアドレス選択線YSを立ち上げることにより、そのメモリセル50aに保持されているデータは、センスアンプ51aによって増幅されてサブデータバス63に転送される。

【0011】サブデータバス63から補助アンプ61に送られたデータは補助アンプ61によって増幅され、グローバル入出力線GI/0を介してメインアンプ62に転送される。そして、当該データはメインアンプ62によって増幅され、データバス64を介して入出力回路(図示略)へ出力される。

【0012】すなわち、図18に示すDRAMではアレイブロック単位のデータ転送が行われているのに対し、図19に示すDRAMでは複数のセンスアンブ単位の転送が行われているわけである。

【0013】図20は、図18および図19に示すDRAMのセンスアンプ51aを示す回路図である。NチャネルMOSトランジスタN51, N52とPチャネルMOSトランジスタP53, P54とによりクロスカップルラッチ形のセンスアンプ51aが構成されている。各トランジスタN51, P53のドレインはビット線Lに接続され、各トランジスタN52, P54のドレインは反転ビット線Lに接続されている。

【0014】また、各トランジスタN51, P53のゲートは反転ビット線井BLに接続され、各トランジスタN52, P54のゲートはビット線BLに接続されている。そして、各トランジスタN51, N52のソースは共通ソース線VSNによって他のセンスアンプ51aに接続されており、各トランジスタP53, P54のソースは共通ソース線VSPによって他のセンスアンプ51aに接続されている。

【0015】ビット線BLと入出力線I/0とは、NチャネルMOSトランジスタN55を介して接続されている。

また、反転ビット線#BLと反転入出力線#I/0 とは、N チャネル#N0 Sトランジスタ#N5 6 を介して接続されている。

【0016】そして、各トランジスタN55,N56のゲートはカラムアドレス選択線YSに接続されている。ここで、入出力線I/0 および反転入出力線#I/0 にはそれぞれ途中にストレーキャバシタCa,Cbが存在している。また、ビット線BLおよび反転ビット線#BLにはそれぞれ途中にストレーキャバシタC1,C2が存在している。

【0017】このように構成されたセンスアンプ51aにおいて読み出しを行う場合、カラムアドレス選択線YSが選択されると、その選択されたカラムアドレス選択線YSに接続されているトランジスタN55,N56がオンする。すると、オンしたトランジスタN55(N56)を介して、ビット線BL(反転ビット線+BL)と入出力線I/0(反転入出力線+I/0)とが容量結合する。

【0018】入出力線I/0 と反転入出力線井I/0 との入出力線対の容量(すなわち、ストレーキャパシタ C a , C b の容量)がビット線BLと反転ビット線井BLとのビット線対の容量(すなわち、ストレーキャパシタ C 1 , C 2)より大きい場合、ビット線対に十分な電位差が生じていないと、前記両者の容量結合によってビット線対の電位差が縮小してしまう(すなわち、ビット線対のデータが破壊される)可能性がある。

【0019】ここで、図18に示すサブデータバス52 および図19に示すサブデータバス63は、それぞれ図20に示す入出力線I/0 と反転入出力線#I/0 とで構成されている。しかしながら、前記したように、サブデータバス63の方が、接続されているセンスアンプ51aの数が少ない分だけ、サブデータバス52より配線長が短くなり、負荷容量も小さくなっている。

【0020】そのため、図18に示すDRAMにおける入出力線対の容量はピット線対の容量の数倍であるのに対し、図19に示すDRAMにおける入出力線対の容量はピット線対の容量と大差ない。従って、図19に示すDRAMではデータの破壊を防止することができる。また、図18に示すDRAMではデータが破壊されないようにピット線対の電位差が読み出し前に十分大きくなるのを待つ必要があったのに対して、図19に示すDRAMではその必要がなく読み出し動作の高速化が可能である。

【0021】さらに、図19に示すDRAMでは、メモリセルアレイ50上にデータバス (グローバル入出力線 GI/0) を備えるため、特に内部バスが多く要求される場合 (例えば、多ピットDRAM) においては、バスラインのパターン面積を少なくでき省面積化に有効である。 【0022】図21は、データの破壊を防止するために

読み出しゲートを改良したDRAMにおけるセンスアン

プとその周辺回路を示す回路図である。このDRAMで

は、ビット線BLと反転ビット線井BLとの間に読み出しゲート71および書き込みゲート72を備えている。

【0023】読み出しゲート71は各MOSトランジスタTR1~TR4によって構成されている。すなわち、読み出しデータバスRDBにトランジスタTR1,TR2の直列回路が接続され、反転読み出しデータバス#RDBにトランジスタTR3,TR4の直列回路が接続されている。そして、各トランジスタTR1,TR3のゲートは読み出し補助アンプ選択線YRに接続されている。また、トランジスタTR2のゲートはビット線BLに、トランジスタTR4のゲートは反転ビット線#BLにそれぞれ接続され、各トランジスタTR2,TR4のソースは接地されている。そして、読み出し補助アンプ選択線YRからは、読み出し動作に同期して読み出しゲート71を活性化させるための制御信号が与えられる。

【0024】一方、書き込みゲート72は従来のゲートと同じ構成である。すなわち、書き込みデータバスWDBとビット線BLとの間にMOSトランジスタTW1が接続され、反転書き込みデータバス#WDBと反転ビット線#BLとの間にMOSトランジスタTW2が接続されている。その各トランジスタTW1, TW2のゲートは書き込み補助アンプ選択線YWに接続されている。そして、書き込み補助アンプ選択線YWからは、書き込み動作に同期して書き込みゲート72を活性化させるための制御信号が与えられる。

【0025】また、ピット線BLと反転ピット線井BLとの間には、図20に示したのと同じ構成のセンスアンプ51aが接続されている。そして、ワード線MLとピット線BLには、NチャネルMOSトランジスタN61とキャバシタCmとからなるメモリセル50aが接続されている。尚、反転ピット線井BLに接続されているメモリセル50aについては図示しない。

【0026】このように構成されたDRAMにおいては、読み出しゲート71によってピット線対のデータが一段増幅されるため、データの破壊を防止することができる。すなわち、このDRAMは、ピット線対のデータ増幅型のデータ非破壊型読み出し方式であるといえる。ところで、この方式ではセンスアンプ51a毎に読み出しゲート71と書き込みゲート72とを設ける必要があるため、センスアンプ列51のパターン面積が大きくなり省面積化に不利となる。

【0027】そこで、図21に示す読み出しゲート71をピット線対毎(すなわち、センスアンプ51a毎)にではなく、補助アンプ61毎に設ける方式が種々提案されている。

【0028】図22は、読み出しゲート73および書き 込みゲート74を補助アンプ61毎に設けた方式の一つ であって、「VLSI SYMPOSIUM ON CIRCUITS, 1991」に開 示されている方式の要部回路図である。

【0029】読み出しゲート73は各MOSトランジス

タTR11 ~TR15 によって構成されている。すなわち、ローカル入出力線LI/0にトランジスタTR11, TR12 の直列回路が接続され、反転ローカル入出力線非LI/0にトランジスタTR13, TR14 の直列回路が接続されている。そして、各トランジスタTR12, TR14 はトランジスタTR15 を介して接地されている。トランジスタTR15 のゲートは読み出し補助アンブ選択線YRに接続されている。

【0030】また、各トランジスタTR11,TR13のゲートは、読み出しゲート73を選択するためのセクション選択線SSに接続されている。さらに、トランジスタTR12のゲートはビット線BLに、トランジスタTR14のゲートは反転ピット線#BLにそれぞれ接続されている。そして、読み出し補助アンプ選択線YRからは、読み出し動作に同期して読み出しゲート73を活性化させるための制御信号が与えられる。

【0031】一方、書き込みゲート74は各MOSトランジスタTW11, TW12によって構成されている。すなわち、各トランジスタTR11, TR12の接続部とピット線BLとの間にトランジスタTW11が接続され、各トランジスタTR13, TR14の接続部と反転ピット線井BLとの間にトランジスタTW12が接続されている。その各トランジスタTW11, TW12のゲートは書き込み補助アンプ選択線YWに接続されている。そして、書き込み補助アンプ選択線YWに接続されている。そして、書き込み補助アンプ選択線YWからは、書き込み動作に同期して書き込みゲート74を活性化させるための制御信号が与えられる。

【0032】また、ビット線BLと反転ビット線井BLとの間には、図20と同様に、各トランジスタN55,N56を介してセンスアンプ51aが接続されている。このように構成された読み出しゲート73および書き込みゲート74は、センスアンプ51a毎にではなく補助アンプ61毎に設けられている。例えば、「VLSI SYMPOSIUM ON CIRCUITS,1991」では、8個のセンスアンプ51aに対して1個の補助アンプ61が設けられている。従って、図22に示すDRAMは図21に示すDRAMに比べて、省面積化を図ることができる。

【0033】また、図23も、読み出しゲートおよび書き込みゲートを補助アンプ61毎に設けた方式の一つであって、「1992年電子情報通信学会春季大会 C-631、『高速化に適したDRAMのアレイ構成』」に開示されている方式の要部回路図である。

【0034】この場合、センスアンプ51aと補助アンプ61とは、サブデータバス63を構成するサブ入出力線subI/0および反転サブ入出力線#subI/0によって接続されている。

【0035】また、補助アンプ61は、メモリセルアレイ50のワード線裏打ち部(ワード線シャント部)に設けられている。すなわち、近年、ワード線配の配線抵抗を小さくしてDRAMを高速で動作させることが要求されている。ところが、一般にワード線配はMOSトランジスタのゲートを延長して利用しており、配線抵抗を小

さくするためにワード線Mの線幅を広くするとパターン 面積が大きくなって省面積化に反する。

【0036】そこで、図24に示すように、ワード線M の上部にアルミニウム等によるメタル線MLを形成し、そのメタル線MLとワード線MLとを所定の間隔に設けたコンタクトホールCHによって接続している。例えば、64個のセンスアンプ51aでセンスアンプ列51を構成し、そのセンスアンプ列51毎にコンタクトホールCHを設けている。

【0037】メモリセルアレイ50において、このコンタクトホールCHが設けられている部分が、一般に「ワード線裏打ち部」または「ワード線シャント部」と呼ばれている部分である。このワード線裏打ち部にはメモリセル50aやピット線BL,反転ピット線#BLが設けられていない。また、この部分のセンスアンプ列51部分にはセンスアンプ51が設けられておらず、従来、言わば「空き地」になっていた。この「空き地」の部分に補助アンプ61を設けると共に、グローバル入出力線GI/Oおよび反転グローバル入出力線井GI/Oを設けて、スペースの有効利用を図ろうというわけである。

【0038】図23に示すように、センスアンプ51aの構成は図20に示すものと同じである。ワード線WLiとビット線BL(および、ワード線WLiの隣のワード線WLi+1と反転ビット線井BL)にはそれぞれ、トランジスタN61とキャパシタCmとからなる各メモリセル50aが接続されている。そして、各キャパシタCmのトランジスタN61に接続されている側とは反対側の電極は、電源線VCPに接続されている。この電源線VCPには、常時、内部電源電圧Vintの1/2の電圧(=Vint/2)が印加されている。尚、ビット線BLおよび反転ビット線井BLのプリチャージ電圧VBLPも内部電源電圧Vintの1/2の電圧に設定されている(VBLP=VCP=Vint/2)。

【0039】ビット線BLとサブ入出力線subI/0とはトランジスタN55を介して接続されており、反転ビット線 #BLと反転サブ入出力線#sub I/0 とはトランジスタN56を介して接続されている。

【0040】補助アンプ61は6個のNチャネルMOSトランジスタN71~76から構成されている。すなわち、サブ入出力線subI/0とグランドとの間には各トランジスタN71,N72、N73が直列に接続され、反転サブ入出力線#sub I/0 とグランドとの間には各トランジスタN74,N75、N76が直列に接続されている。また、ソースが接地されているトランジスタN73のゲートはサブ入出力線subI/0に接続され、ソースが接地されているトランジスタN76のゲートは反転サブ入出力線#sub I/0 に接続されている。各トランジスタN71,N74のゲートは書き込み補助アンプ選択線YWに接続され、各トランジスタN72,N75のゲートは読み出し補助アンプ選択線YRに接続されている。そして、

読み出し補助アンプ選択線YRからは、読み出し動作に同期してHレベルの制御信号が与えられる。一方、書き込み補助アンプ選択線YWからは、書き込み動作に同期してHレベルの制御信号が与えられる。さらに、各トランジスタN71,N72の接続部はグローバル入出力線GI/0に接続され、各トランジスタN74,N75の接続部は反転グローバル入出力線#GI/0に接続されている。

【0041】次に、このように構成されたDRAMの読み出し動作を、図25に示すタイムチャートに従って説明する。尚、メモリセル50aやセンスアンプ51aの動作については公知であるのでその詳細な説明は省略する。

【0042】読み出し動作を行う前において、サブ入出力線subI/0,反転サブ入出力線#sub I/0,グローバル入出力線GI/0,反転グローバル入出力線#GI/0は全てHレベルにプリチャージしておく。

【0043】そして、所望のワード線WLiをHレベルに立ち上げると、そのワード線WLiに接続されているメモリセル50aの状態に応じて、ビット線BLと反転ビット線井BLとのビット線対の電圧が変化する。センスアンプ51aはそのビット線対の電圧の変化を増幅し、内部電源電圧Vintとグランドレベル(=0V)との間でビット線対をフルスイングさせる。

【0044】ここで例えば、ビット線BLがLレベルで反転ビット線#BLがHレベルになっているとする。そして、所望のカラムアドレス選択線YSをHレベルに立ち上げると、そのカラムアドレス選択線YSに接続されているトランジスタN55,N56はオンする。すると、サブ入出力線subI/0はHレベルからLレベルにディスチャージされ、反転サブ入出力線#sub I/0 はHレベルのまま保持される。

【0045】サブ入出力線subI/0および反転サブ入出力線井sub I/0 のレベルが確定したら、読み出し補助アンプ選択線YRからHレベルの制御信号が与えられ各トランジスタN 72, N 75 はオンする。すると、トランジスタN 76 はオンし、トランジスタN 73 はオフしたままとなる。

【0046】従って、オンした各トランジスタN75,N76を介して、反転グローバル入出力線#GI/0はHレベルからLレベルにディスチャージされる。一方、グローバル入出力線<math>GI/0はHレベルのまま保持される。

【0047】このように、ディスチャージされたサブ入出力線subI/0(反転サブ入出力線#sub I/0)に対して、グローバル入出力線GI/0(反転グローバル入出力線#GI/0)には変化がなく、プリチャージ状態のHレベルが保持される。一方、ディスチャージされたサブ入出力線subI/0(反転サブ入出力線#sub I/0)に対して、反転グローバル入出力線#GI/0(グローバル入出力線GI/0)はディスチャージされてLレベルになる。

【0048】その結果、補助アンプ61は、サブ入出力

線subI/0および反転サブ入出力線井sub I/0 からのデータを増幅して、グローバル入出力線GI/0および反転グローバル入出力線井GI/0に転送することができる。

[0049]

【発明が解決しようとする課題】ところで、プリチャージ状態のときに各トランジスタ72,75がオンしたとき各トランジスタ73,76は既にオンしているため、オンした各トランジスタ72,73および各トランジスタ75,76によってそれぞれ導通パスが構成される。すると、グローバル入出力線GI/0,反転グローバル入出力線#GI/0は共にLレベルになってしまい、Hレベルにプリチャージすることができなくなる。

【0050】また、同様の理由により、サブ入出力線su bI/0および反転サブ入出力線#subI/0 のレベルが十分 に確定しないうちに各トランジスタ72,75がオンした場合、誤動作が起こる可能性がある。

【0051】従って、読み出し補助アンプ選択線YRからの制御信号は、カラムアドレス選択線YSと正確に同期をとっておかなければならない。さらに、グローバル入出力線GI/Oおよび反転グローバル入出力線#GI/Oは、複数の補助アンプ61に共用されている。そのため、非活性なメモリセルアレイ50の補助アンプ61をグローバル入出力線#GI/Oから切り離さないと、前記したプリチャージ状態のときに各トランジスタ72,75がオンして導通バスが構成された場合と同様の問題が生じる。従って、非活性なメモリセルアレイ50の補助アンプ61をグローバル入出力線GI/Oおよび反転グローバル入出力線#GI/Oから切り離す必要があり、読み出し補助アンプ選択線YRからの制御信号は、それを留意してコントロールする必要がある。

【0052】その結果、読み出し補助アンプ選択線YRを制御するための回路が複雑になると共に、上記した様々なタイミングで動作させるための動作マージンが必要となり高速性が妨げられる。また、各補助アンプ61毎に読み出し補助アンプ選択線YRを設けなければならず、全ての読み出し補助アンプ選択線YRの占めるパターン面積は相当大きなものになる。結局、図23に示す方式のDRAMにおいて、読み出し補助アンプ選択線YRを設けて補助アンプ61を制御する場合には、省面積化が阻害される上に十分な高速化を実現できなくなる。

【0053】ところで、図23に示す方式のDRAMにおいては、読み出し補助アンプ選択線YRに関する問題だけでなく、書き込み補助アンプ選択線YWについても同様の問題がある。

【0054】すなわち、書き込み補助アンプ選択線YWを制御するための回路が複雑になると共に、書き込み動作においても様々なタイミングを最適に合わせる必要がある。また、各補助アンプ61毎に書き込み補助アンプ選択線YWを設けなければならず、全ての書き込み補助アンプ選択線YWの占めるパターン面積は相当大きなものにな

る。従って、書き込み補助アンプ選択線YWを設けて補助 アンプ61を制御する場合にも、省面積化が阻害される 上に高速化を十分に実現できなくなる。

【0055】また、図22に示す方式のDRAMにおいても、読み出し補助アンプ選択線YRおよび書き込み補助アンプ選択線YWを設けるため、図23に示す方式のDRAMと同様の問題を生じることになる。

【0056】本発明は上記問題点を解決するためになされたものであって、その目的は、省面積化および高速化を実現できると共に、読み出し動作時にデータの破壊を起こさない半導体記憶装置を、簡単な構成によって提供することにある。

[0057]

【課題を解決するための手段】請求項1記載の発明は、 複数個のメモリセルアレイと、その各メモリセルアレイ が共有するカラムアドレス選択線と、前記各メモリセル アレイ内の複数個のセンスアンプ毎に設けられ、当該各 センスアンプと一対のサブ入出力線によって接続される 補助リードアンプと、その各補助リードアンブが共有す る一対のグローバル入出力線と、そのグローバル入出力 線に接続されるメインリードアンプとを備え、前記グローバ 及出力線に読みだされたデータを前記補助リードアンプ によって増幅し、その増幅したデータを、前記グローバ ル入出力線を介して前記メインリードアンプに転送 ようにした半導体記憶装置において、前記補助リードア ンプは前記センスアンプから与えられるデータのレベル が所定のレベルに達したときに作動する入力部を有する ことをその要旨とする。

【0058】請求項2記載の発明は、請求項1の半導体記憶装置において、前記補助リードアンプは、前記一対のグローバル入出力線のそれぞれとドレインが接続されると共に、前記一対のサブ入出力線のそれぞれとゲートが接続される一対のMOSトランジスタからなり、その一対のMOSトランジスタのソース電圧を前記一対のサブ入出力線のブリチャージ電圧と等しくしたことをその要旨とする。

【0059】請求項3記載の発明は、請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内の前記補助リードアンプのMOSトランジスタのソース電圧を、非活性の前記メモリセルアレイ内の前記センスアンプに接続されるビット線のプリチャージ電圧と等しくしたことをその要旨とする。

【0060】請求項4記載の発明は、請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧を、非活性の前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧と異なる電圧値に設定し、活性した前記メモリセルアレイ内の前記補助リードアンプのMOSトランジスタのソース電圧だけを、そのMOSトランジスタが接続されている前記サブ入出力線のプリチャージ電圧に追従するように

変化させることをその要旨とする。

【0061】請求項5記載の発明は、請求項2の半導体記憶装置において、活性した前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧を、非活性の前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧と異なる電圧値に設定すると共に、全ての前記補助リードアンプのMOSトランジスタのソース電圧を、活性した前記メモリセルアレイ内のサブ入出力線のプリチャージ電圧と等しい電圧値に設定し、活性した前記メモリセルアレイ内の補助リードアンプだけを活性化させることをその要旨とする。

【0062】請求項6記載の発明は、複数個のメモリセルアレイと、その各メモリセルアレイが共有する補助アンプ選択線と、前記各メモリセルアレイ内の複数個のセンスアンプ毎に設けられ、当該各センスアンプと一対のサブ入出力線によって接続される補助ライトアンプと、その各補助ライトアンプが共有する一対のグローバル入出力線とを備え、前記グローバル入出力線に書き込まれたデータを前記補助ライトアンプによって増幅し、その増幅したデータを、前記サブ入出力線を介して前記センスアンプに転送するようにした半導体記憶装置において、前記補助ライトアンプは、前記一対のグローバル入出力線のそれぞれとゲートが接続されると共に、前記一対のサブ入出力線のそれぞれとドレインが接続される一対のMOSトランジスタからなることをその要旨とする。

【0063】請求項7記載の発明は、複数個のメモリセ ルアレイと、その各メモリセルアレイが共有する補助ア ンプ選択線と、前記各メモリセルアレイ内の複数個のセ ンスアンプ毎に設けられ、当該各センスアンプと一対の サブ入出力線によって接続される補助アンプと、その各 補助アンプが共有する一対のグローバル入出力線とを備 え、前記グローバル入出力線に書き込まれたデータを前 記補助アンプによって増幅し、その増幅したデータを、 前記サブ入出力線を介して前記センスアンプに転送する ようにした半導体記憶装置において、前記補助アンプは 補助リードアンプと補助ライトアンプとからなり、前記 補助リードアンプは、前記一対のグローバル入出力線の それぞれとドレインが接続されると共に、前記一対のサ プ入出力線のそれぞれとゲートが接続される一対のMO Sトランジスタからなり、その一対のMOSトランジス タのソース電圧を前記一対のサブ入出力線のプリチャー ジ電圧と等しくし、前記補助ライトアンプは、前記一対 のグローバル入出力線のそれぞれとゲートが接続される と共に、前記一対のサブ入出力線のそれぞれとドレイン が接続される一対のMOSトランジスタからなることを その要旨とする。

[0064]

【作用】従って、請求項1または請求項2記載の発明に おいては、サブ入出力線にデータが生じた場合にのみ補 助リードアンプが活性化される。そのため、補助リードアンプを制御するための複雑で動作マージンが必要な制御信号を省くことができる。その結果、補助リードアンプの制御信号の動作マージン分だけ高速化することができる。また、当該制御信号の信号線や制御信号を生成する回路が専有する面積分だけ、省面積化することができる。さらに、サブ入出力線に読みだされたデータは、補助リードアンプによって一旦増幅されてからグローバル入出力線に転送されるため、読み出し動作時にデータの破壊が起こることはない。

【0065】請求項3記載の発明においては、全ての補助リードアンプのMOSトランジスタのソース電圧が共通のビット線のプリチャージ電圧と等しくなる。請求項6記載の発明においては、グローバル入力線にデータが生じた場合にのみ補助ライトアンプが活性化される。そのため、補助ライトアンプを制御するための複雑で動作マージンが必要な制御信号を省くことができる。その結果、補助ライトアンプの制御信号の動作マージン分だけ高速化することができる。また、当該制御信号の信号線や制御信号を生成する回路が専有する面積分だけ、省面積化することができる。

【0066】請求項7記載の発明においては、サブ入出力線にデータが生じた場合にのみ補助リードアンプが活性化されると共に、グローバル入力線にデータが生じた場合にのみ補助ライトアンプが活性化される。

[0067]

【実施例】

(第1実施例)以下、本発明を具体化した第1実施例を 図1~図6に従って説明する。

【0068】尚、本実施例において、図18~図25に示した従来例と同じ構成については符号を等しくしてその詳細な説明を省略する。本実施例のDRAMのブロック回路図は、図19に示す従来例と同じである。

【0069】図6は、図19に示す本実施例の16メガビットDRAMの実際の半導体チップ1上における配置例を示した平面図である。半導体チップ1には4メガビットのメモリブロック2が4個配置されている。また、半導体チップ1の外周上下には、ロウ選択信号#RAS,カラム選択信号#CAS,書き込み信号#WE,出力信号#OE,入出力信号I/O,アドレスAddress,および電源VCC,VSS用等の各種バッド3が配置されている。

【0070】さらに、半導体チップ1の中央部にはメインクロック4が配置されている。上下のメモリブロック2の間にはワード線ドライバWDを含むロウデコーダ5が配置され、各メモリブロック2とメインクロック4との間にはカラムデコーダYDが配置されている。また、各カラムデコーダYDとメインクロック4との間には、複数のメインアンプ62からなるメインアンプ列62aが配置されている。

【0071】図1は、本実施例のDRAMの要部回路図

である。尚、図1において、図23に示した従来例と異なるのは補助アンプ61の構成についてだけである。

【0072】但し、各トランジスタN51,N52のソースは共通ソース線VSNに接続されていると共に、NチャネルMOSトランジスタN62のドレインに接続されている。そのトランジスタN62のソースは接地されており、ゲートは制御信号線SNに接続されている。

【0073】これは、センスアンプ51aのセンス動作時において共通ソース線VSNにかかる負担を軽減することにより、センス動作の高速化を図るためである。すなわち、センス動作時において共通ソース線VSNはLレベルに立ち下がるが、その時、制御信号線SNをHレベルに立ち上げることによってトランジスタN62を介して各トランジスタN51,N52のソースが接地されるため、共通ソース線VSNの負担が軽減するわけである。

【0074】図1に示すように、本実施例の補助アンプ61は補助リードアンプ11と補助ライトアンプ12とから構成される。その補助リードアンプ11はPチャネルMOSトランジスタP1、P2から構成されている。すなわち、トランジスタP1のゲートはサブ入出力線subI/0に接続され、トランジスタP2のゲートは反転サブ入出力線#subI/0に接続されている。また、トランジスタP1のドレインはグローバル入出力線GI/0に接続され、トランジスタP2のドレインは反転グローバル入出力線#GI/0に接続されている。そして、各トランジスタP1、P2のソースには内部電源電圧Vintが印加されている。

【0075】一方、補助ライトアンプ12はNチャネル MOSトランジスタN1、N2から構成されている。すなわち、トランジスタN1のゲートはグローバル入出力線GI/0に接続され、トランジスタN2のゲートは反転グローバル入出力線井GI/0に接続されている。また、トランジスタN1のドレインはサブ入出力線subI/0に接続され、トランジスタN2のドレインは反転サブ入出力線井subI/0に接続されている。そして、各トランジスタN1、N2のソースは接地されている。

【0076】次に、このように構成されたDRAMの読み出し動作を、図2に示すタイムチャートに従って説明する。尚、メモリセル50aやセンスアンプ51aの動作については公知であるのでその詳細な説明は省略する。

【0077】読み出し動作を行う前において、サブ入出力線subI/0および反転サブ入出力線#sub I/0 はHレベルにプリチャージしておき、グローバル入出力線GI/0および反転グローバル入出力線#GI/0はLレベルにプリチャージしておく。

【0078】すると、各トランジスタP1, P2のゲート電圧(すなわち、サブ入出力線subI/0および反転サブ 入出力線#sub I/0 のプリチャージ電圧VP) とソース ' (35)

電圧VS (すなわち、内部電源電圧Vint) は等しくなる。このとき、各トランジスタP1, P2はオフしているため、補助リードアンプ11は非活性になる。

【0079】そして、所望のワード線WLiをHレベルに立ち上げると、そのワード線WLiに接続されているメモリセル50aの状態に応じて、ビット線BLと反転ビット線井BLとのビット線対の電圧が変化する。センスアンプ51aはそのビット線対の電圧の変化を増幅し、内部電源電圧Vintとグランドレベル(=0V)との間でビット線対をフルスイングさせる。

【0080】ここで例えば、ビット線BLがLレベルで反転ビット線#BLがHレベルになっているとする。そして、所望のカラムアドレス選択線YSをHレベルに立ち上げると、そのカラムアドレス選択線YSに接続されているトランジスタN55,N56はオンする。すると、サブ入出力線subI/0はHレベルからLレベルにディスチャージされ、反転サブ入出力線#sub I/0 はHレベルのまま保持される。

【0081】そのため、補助リードアンプ11のトランジスタP1はオンし、トランジスタP2はオフしたままとなる。すると、グローバル入出力線GI/0には、オンしたトランジスタP1を介して内部電源電圧Vintが印加されてLレベルからHレベルにチャージされる。一方、反転グローバル入出力線#GI/0はLレベルのまま保持される。

【0082】このように、ディスチャージされないサブ入出力線subI/0(反転サブ入出力線‡sub I/0)に対して、グローバル入出力線GI/0(反転グローバル入出力線#GI/0)には変化がなく、プリチャージ状態のLレベルが保持される。一方、ディスチャージされたサブ入出力線subI/0(反転サブ入出力線‡sub I/0)に対して、反転グローバル入出力線#GI/0(グローバル入出力線GI/0)はチャージされてHレベルになる。

【0083】その結果、補助リードアンプ11は、サブ入出力線subI/0および反転サプ入出力線#sub I/0 からのデータを増幅して、グローバル入出力線GI/0および反転グローバル入出力線#GI/0に転送することができる。

【0084】ここで、同じメモリセルアレイ50内の別のサブ入出力線subI/0および反転サブ入出力線#sub I/0 はプリチャージ状態のままなので、接続されている補助リードアンプ11は全て非活性になっている。また、非活性な別のメモリセルアレイ50内の補助リードアンプ11も同様に非活性になっている。すなわち、プリチャージ状態において、同じグローバル入出力線GI/0および反転グローバル入出力線+GI/0に接続されている補助リードアンプ11は全て非活性になっている。

【0085】そして、読み出し動作時には、所望のカラムアドレス選択線YSによって選択された補助リードアンプ11のみが活性化し、同じグローバル入出力線GI/0および反転グローバル入出力線#GI/0に接続されている他

の補助リードアンプ11は全て非活性のまま作動しない。図3は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。

【0086】従って、本実施例の補助リードアンプ11においては、図22および図23に示した従来例の補助アンプ61のように読み出し補助アンプ選択線YRを設ける必要がない。そのため、読み出し補助アンプ選択線YRからの制御信号をコントロールする必要もなく、読み出し補助アンプ選択線YRを制御するための回路も必要なくなる。

【0087】尚、メモリセルアレイ50が活性化するとは、そのメモリセルアレイ50内のセンスアンプ51aが全て活性化し、メモリセルアレイ50内の全てのピット線対毎にワード線Mで選択されたメモリセル50aが充放電することである。

【0088】また、補助アンプ61が設けられているワード線裏打ち部にはもともとnウェルが存在しており、図23に示した従来例では未使用であったそのnウェルを使用すれば、PチャネルMOSトランジスタP1,P2を形成することは容易である。

【0089】次に、このように構成されたDRAMの書き込み動作を、図4に示すタイムチャートに従って説明する。尚、メモリセル50aやセンスアンプ51aの動作については公知であるのでその詳細な説明は省略する。

【0090】書き込み動作を行う前においても、読み出し動作を行う前と同様に、サブ入出力線subI/0および反転サブ入出力線#sub I/0 はHレベルにプリチャージしておき、グローバル入出力線GI/0および反転グローバル入出力線#GI/0はLレベルにプリチャージしておく。

【0091】このとき、各トランジスタN1,N2はオフしているため、補助ライトアンプ12は非活性になる。そして、所望のワード線WLiをHレベルに立ち上げると、そのワード線WLiに接続されているメモリセル50aの状態に応じて、ピット線BLと反転ピット線井BLとのピット線対の電圧が変化する。センスアンプ51aはそのピット線対の電圧の変化を増幅し、内部電源電圧Vintとグランドレベル(=0V)との間でピット線対をフルスイングさせる。

【0092】ここで例えば、グローバル入出力線GI/0にはHレベル,反転グローバル入出力線#GI/0にはLレベルのデータが書き込まれたとする。すると、補助ライトアンプ12のトランジスタN1はオンし、トランジスタN2はオフしたままとなる。そのため、サブ入出力線subI/0はHレベルからLレベルにディスチャージされ、反転サブ入出力線#sub I/0 はHレベルのまま保持される。

【0093】そして、所望のカラムアドレス選択線YSを Hレベルに立ち上げると、そのカラムアドレス選択線YS に接続されているトランジスタN55,N56はオンす る。すると、ビット線BLはLレベルになると共に反転ビット線#BLはHレベルになり、メモリセル50aにはビット線BLおよび反転ビット線#BLのレベルに対応したデータが書き込まれる。

【0094】このように、Lレベルのグローバル入出力線GI/0(反転グローバル入出力線#GI/0)に対して、サブ入出力線subI/0(反転サブ入出力線#subI/0)には変化がなく、プリチャージ状態のHレベルが保持される。一方、Hレベルのグローバル入出力線GI/0(反転グローバル入出力線#GI/0)に対して、反転サブ入出力線#subI/0(サブ入出力線subI/0)はディスチャージされてLレベルになる。

【0095】その結果、補助ライトアンプ12は、グローバル入出力線GI/0および反転グローバル入出力線#GI/0からのデータを増幅して、サブ入出力線subI/0および反転サブ入出力線#sub I/0 に転送することができる。【0096】ここで、プリチャージ状態において、同じメモリセルアレイ50内の別のサブ入出力線subI/0および反転サブ入出力線#sub I/0 に接続されている補助ライトアンプ12は全て非活性になっている。また、非活性な別のメモリセルアレイ50内の補助ライトアンプ12も同様に非活性になっている。すなわち、プリチャージ状態において、同じグローバル入出力線GI/0および反転グローバル入出力線#GI/0に接続されている補助ライトアンプ12は全て非活性になっている。

【0097】そして、書き込み動作時には、所望のカラムアドレス選択線YSによって選択された補助ライトアンプ12のみが活性化し、同じグローバル入出力線GI/0および反転グローバル入出力線井GI/0に接続されている他の補助ライトアンプ12は全て非活性のまま作動しない。図5は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0098】従って、本実施例の補助ライトアンプ12においては、図22および図23に示した従来例の補助アンプ61のように書き込み補助アンプ選択線YWを設ける必要がない。そのため、書き込み補助アンプ選択線YWからの制御信号をコントロールする必要もなく、書き込み補助アンプ選択線YWを制御するための回路も必要なくなる。

【0099】このように本実施例において、補助リードアンプ11は、サブ入出力線subI/0および反転サブ入出力線#sub I/0 からの読み出しデータによって駆動制御される。また、補助ライトアンプ12は、グローバル入出力線GI/0および反転グローバル入出力線#GI/0からの書き込みデータによって駆動制御される。

【0100】つまり、本実施例の補助アンプ61は、読み出し動作または書き込み動作のいずれの場合においても、完全にデータ駆動型のデータ転送が可能となる。そのため、本実施例では、補助アンプ61を制御するための複雑で動作マージンが必要な制御信号(読み出し補助

アンプ選択線YRおよび書き込み補助アンプ選択線YWからの制御信号)を省くことができる。

【0101】また、本実施例の補助アンプ61は、図22および図23に示した従来例の補助アンプ61に比べて簡単な構成であるため具体化するのが容易である。さらに、本実施例では、図6に示したように、余分なデータバス(および、図18におけるメインアンプ53を制御するためのコントロール信号線)を半導体チップ1上に引き回す必要がない。すなわち、図19に示したデータバス64はメインクロック4の部分に配置すればよく、半導体チップ1の周辺部にデータバスがないため省面積化を図ることができる。

【0102】従って、本実施例では、図23に示した従来例のDRAMの利点を全て備えた上で、従来の問題点を全て解決することができる。ところで、図6に示したように、各カラムデコーダYDはメインクロック4を挟んで半導体チップ1の中央部に配置されている。そして、カラムアドレス選択線YSに第2メタル線を使用することにより、前記したように、異なるメモリセルアレイ50間で1本のカラムアドレス選択線YSを共用している。

【0103】この場合、カラムアドレス選択線YSを、そのまま各トランジスタN55,N56からなる I/Oゲートに接続する方法(以下、方法1という)がある。また、各メモリセルアレイ50を選択するための信号線とカラムアドレス選択線YSとで論理をとり、活性化したメモリセルアレイ50のカラムアドレス選択線YS(図1,図2,図4においてはGYSと表記して区別している)に対応する I/Oゲート(すなわち、各トランジスタN55,N56)だけをオンさせる方法(以下、方法2という)もある。

【0104】上記した第1実施例は方法2である。すなわち、第1実施例では、活性化したメモリセルアレイ50のサブ入出力線subI/0および反転サブ入出力線#subI/0だけが、カラムアドレス選択線YSに従って対応するピット線BLおよび反転ピット線#BLに接続される。従って、読み出し動作においては、選択するべき補助リードアンプ11に接続されているサブ入出力線subI/0および反転サブ入出力線#subI/0 だけが、ブリチャージ電圧VPとは異なる電圧になる。

【0105】その他のサブ入出力線subI/0および反転サブ入出力線#sub I/0 については、プリチャージ電圧VP のままである。そのため、各トランジスタP1,P2のゲート電圧(=プリチャージ電圧VP)とソース電圧VSとが等しければ(VP=VS)、その電圧は内部電源電圧VInt でも電圧VInt V2(=VCP=VBLP)でも構わない。

【0106】(第2実施例)一方、方法1の場合、非活性のメモリセルアレイ50のカラムアドレス選択線YSに対応するI/Oゲートもオンする。そのため、非活性な(すなわち、プリチャージ状態の)ピット線BLおよび反

転ピット線#BLと、サブ入出力線subI/0および反転サブ 入出力線#sub I/0 とが接続される。

【0107】従って、方法1の場合は、ビット線BLおよび反転ビット線#BLのプリチャージ電圧VBLPと、サブ入出力線subI/Oおよび反転サブ入出力線#sub I/O のプリチャージ電圧VPとを等しくする必要がある。

【0108】この場合も、当然、各トランジスタP1,P2のゲート電圧(=プリチャージ電圧VP) とソース電圧VS とは等しくなければならない(VBLP=VP=VS)。

【0109】しかしながら、方法1では、方法2のように各メモリセルアレイ50を選択するための信号線とカラムアドレス選択線YSとで論理をとる必要がない。そのため、方法1では、各メモリセルアレイ50を選択するための信号線や、論理をとる回路を設ける必要がなく、方法2より省面積化を図ることができる。

【0110】図7は、方法1を具体化した第2実施例のDRAMの要部回路図である。尚、図7において、図1に示した第1実施例と異なるのは、以下の①,②だけである。そこで、本実施例において、第1実施例と同じ構成については符号を等しくしてはその詳細な説明を省略する。また、本実施例において、第1実施例と同じ動作についても説明を省略する。

【0111】 ①補助リードアンプ11の各トランジスタ P1, P2のソース電圧VS を、内部電源電圧Vint で はなく、ビット線BLおよび反転ビット線#BLのプリチャ ージ電圧VBLP にしている。

【0112】②サブ入出力線subI/0および反転サブ入出力線井sub I/0 に、クランパ(ブリチャージ)13を設けている。クランパ13はPチャネルMOSトランジスタP3、P4から構成されている。すなわち、各トランジスタP3、P4のソースはそれぞれサブ入出力線subI/0および反転サブ入出力線井sub I/0 に接続され、ゲートは接地されている。また、各トランジスタP3、P4のドレインには、ビット線BLおよび反転ビット線井BLのブリチャージ電圧VBLPが印加されている。

【0113】従って、オンした各トランジスタP3,P4によって、サブ入出力線subI/0および反転サブ入出力線#sub I/0 にピット線BLおよび反転ピット線#BLのプリチャージ電圧VBLPが印加される。そのため、サブ入出力線subI/0および反転サブ入出力線#sub I/0 のプリチャージ電圧VPとピット線BLおよび反転ピット線#BLのプリチャージ電圧VBLPとが等しくなる。

【0114】尚、書き込み動作において、サブ入出力線 subI/0または反転サブ入出力線井sub I/0 にHレベルの データを書き込むために、各トランジスタP3, P4は ノーマリオン型でなければならない。すなわち、本実施 例において、クランバ13は書き込み動作時のブルアップ回路であり、補助ライトアンプ12は書き込み動作時のブルダウン回路であると見なすことができる。

【0115】また、各トランジスタP3, P4のゲートに制御信号を与え、読み出し及び書き込みの各動作において制御することも可能である。しかしながら、この場合は、各トランジスタP3, P4のゲートに与える制御信号とその制御信号線を設ける必要があるため、前記したような完全にデータ駆動型のデータ転送ができなくなる。

【0116】図2は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図4は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図9は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0117】(第3実施例)方法1において(すなわち、非活性なメモリセルアレイ50のサブ入出力線subI/0および反転サブ入出力線#sub I/0のプリチャージ電圧VPを、ピット線BLおよび反転ピット線#BLのプリチャージ電圧VBLPと等しくする)、活性化したメモリセルアレイ50のサブ入出力線subI/0および反転サブ入出力線#sub I/0の電圧だけを、プリチャージ電圧VBLP以上にするという方法(以下、方法3という)がある。

【0118】すなわち、方法3では、補助リードアンプ11のゲインが見かけ上大きくなるため、読み出し動作をより高速化することができる。図10は、方法3を具体化した第3実施例のDRAMの要部回路図である。尚、図10において、図7に示した第2実施例と異なるのは、以下の①、②だけである。そこで、本実施例において、第2実施例と同じ構成については符号を等しくしてその詳細な説明を省略する。また、本実施例において、第2実施例と同じ動作についても説明を省略する。【0119】①補助リードアンプ11の各トランジスタP1、P2のソースを共通ソース線VSPに接続してい

②クランバ13の各トランジスタP3, P4のドレインを共通ソース線VSPに接続している。

る。

【0120】非活性なメモリセルアレイ50において、 共通ソース線VSPの電圧はピット線BLおよび反転ピット 線井BLのプリチャージ電圧VBLP と等しくなっており、 センスアンプ51aを非活性にしている(VS=VP=VSP=VBLP)。

【0121】一方、活性化したメモリセルアレイ50において、共通ソース線VSPの電圧は内部電源電圧Vintになるが、やはり、(VS=VP=VSP)の条件は保たれることになり、動作に不都合は生じない。

【0122】図11は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図12は、

活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図9は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0123】(第4実施例)図13は、方法3を具体化した第4実施例のDRAMの要部回路図である。尚、図13において、図10に示した第3実施例と異なるのは、補助ライトアンプ12の各トランジスタN1,N2のソースを共通ソース線VSNに接続していることだけである。そこで、本実施例において、第3実施例と同じ構成については符号を等しくしてはその詳細な説明を省略する。また、本実施例において、第3実施例と同じ動作についても説明を省略する。

【0124】非活性なメモリセルアレイ50において、 共通ソース線VSPの電圧はビット線BLおよび反転ビット 線井BLのプリチャージ電圧VBLP と等しくなっており、 センスアンプ51aを非活性にしている(VS=VP=VSN=VBLP)。従って、補助ライトアンプ12も作動 しなくなる。

【0125】そして、非活性なメモリセルアレイ50では、サブ入出力線subI/0または反転サブ入出力線#sub I/0 にデータが書き込まれない。そのため、たとえ、ビット線BLまたは反転ビット線#BLとサブ入出力線subI/0または反転サブ入出力線#sub I/0が接続された場合でも、不要なデータをビット線BLおよび反転ビット線#BL に書き込むという無用な動作を行わなくなる。

【0126】図11は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図14は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。尚、「VrS」は補助リードアンプ11の各トランジスタP1、P2のソース電圧VrS、「VwS」は補助ライトアンプ11の各トランジスタN1、N2のソース電圧VwSを示している。図15は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0127】(第5実施例)図16は、方法3を具体化した第5実施例のDRAMの要部回路図である。尚、図16において、図13に示した第4実施例と異なるのは、補助リードアンプ11の各トランジスタP1,P2のソースに、NチャネルMOSトランジスタP1,P2のソースに、NチャネルMOSトランジスタN3を介して内部電源電圧Vint等の適当な電圧(但し、ビット線BLおよび反転ビット線井BLのプリチャージ電圧VBLPより高い電圧)を印加していることだけである。そして、トランジスタN3のゲートは制御信号線SNに接続している。そこで、本実施例において、第4実施例と同じ構成については符号を等しくしてはその詳細な説明を省略する。また、本実施例において、第3実施例と同じ動作についても説明を省略する。

【0128】活性化したメモリセルアレイ50においてのみ、制御信号線SNの電圧はHレベルになっている。そのため、活性化したメモリセルアレイ50のトランジスタN3だけがオンし、その活性化したメモリセルアレイ50の補助リードアンブ11だけが活性化する(VS=VP=Vint)。

【0129】従って、本実施例では第3実施例に比べて、共通ソース線VSPにかかる負担を軽減することができ、センス動作の高速化を阻害することがない。図11は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図14は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図15は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。図15は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0130】(第6実施例)図17は、第6実施例のDRAMの要部回路図である。尚、図17において、図7に示した第2実施例と異なるのは、クランパ13(すなわち、プルアップ回路)の各トランジスタP3,P4のゲートをそれぞれ、グローバル入出力線GI/Oおよび反転グローバル入出力線#GI/Oに接続したことだけである。

【0131】本実施例では、書き込み動作において、クランパ13も補助ライトアンプ12(すなわち、ブルダウン回路)と同様に、グローバル入出力線GI/Oおよび反転グローバル入出力線#GI/Oによってデータ駆動されることになる。

【0132】その他の動作について、本実施例と第2実施例とは全て同じであるので説明を省略する。図2は、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。図8は、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。図4は、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。図9は、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【0133】尚、本発明は上記各実施例に限定されるものではなく、以下のように実施してもよい。

1)補助リードアンプ11の各PチャネルMOSトランジスタP1, P2をNチャネルMOSトランジスタに置き換えると共に、補助ライトアンプ12の各NチャネルMOSトランジスタN1, N2をPチャネルMOSトランジスタに置き換える。

【0134】この場合は、プリチャージ状態における各入出力線のレベルを上記各実施例と反対にする。すなわち、サブ入出力線subI/Oおよび反転サブ入出力線#subI/OはLレベルにプリチャージしておき、グローバル入出力線GI/Oおよび反転グローバル入出力線#GI/OはHレベルにプリチャージしておく。

【0135】2) クランパ13の各PチャネルMOSト

ランジスタP3, P4をNチャネルMOSトランジスタ に置き換える。

3) 補助リードアンプ11の各トランジスタP1, P2のドレインをそれぞれ、グローバル入出力線GI/0および反転グローバル入出力線#GI/0に接続するのではなく、反転グローバル入出力線#GI/0およびグローバル入出力線GI/0に接続する。それと同時に、補助ライトアンプ12の各トランジスタN1, N2のゲートをそれぞれ、グローバル入出力線GI/0および反転グローバル入出力線#GI/0に接続するのではなく、反転グローバル入出力線#GI/0およびグローバル入出力線#GI/0およびグローバル入出力線#GI/0およびグローバル入出力線#

【0136】この場合、サブ入出力線subI/0および反転サブ入出力線#subI/0とグローバル入出力線GI/0および反転グローバル入出力線#GI/0との間で相互に転送されるデータは、それぞれ同じレベルになる。すなわち、サブ入出力線subI/0がHレベル(反転サブ入出力線#subI/0がLレベル)なら、グローバル入出力線GI/0もHレベル(反転グローバル入出力線#GI/0もLレベル)になる。

【0137】4)内部電源電圧Vint を外部電源電圧VCCに置き換える。

5) 補助リードアンプ11または補助ライトアンプ12 をそれぞれ単独で実施する。また、上記各実施例の補助 リードアンプ11または補助ライトアンプ12の接続方 法を、それぞれ上記とは異なる組み合わせで実施する。 【0138】

【発明の効果】以上詳述したように本発明によれば、省面積化および高速化が実現可能であると共に、読み出し動作時にデータの破壊を起こさない半導体記憶装置を、簡単な構成によって提供することができる優れた効果がある。

【図面の簡単な説明】

【図1】第1実施例のDRAMの要部回路図である。

【図2】第1,2,6実施例において、活性化している メモリセルアレイ50における読み出し動作時のタイム チャートである。

【図3】第1実施例において、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャートである。

【図4】第1,2,6実施例において、活性化している メモリセルアレイ50における書き込み動作時のタイム チャートである。

【図5】第1実施例において、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図6】各実施例のDRAMの実際の半導体チップ上における配置を示す平面図である。

【図7】第2実施例のDRAMの要部回路図である。

【図8】第2~6実施例において、非活性な別のメモリセルアレイ50における読み出し動作時のタイムチャー

トである。

【図9】第2,3,6実施例において、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図10】第3実施例のDRAMの要部回路図である。

【図11】第3,4,5実施例において、活性化しているメモリセルアレイ50における読み出し動作時のタイムチャートである。

【図12】第3実施例において、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図13】第4実施例のDRAMの要部回路図である。

【図14】第4,5実施例において、活性化しているメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図15】第4,5,15実施例において、非活性な別のメモリセルアレイ50における書き込み動作時のタイムチャートである。

【図16】第5実施例のDRAMの要部回路図である。

【図17】第6実施例のDRAMの要部回路図である。

【図18】従来例のDRAMの構成を示すブロック回路 図である。

【図19】従来例のDRAMの構成を示すブロック回路 図である。

【図20】図18および図19に示すDRAMのセンスアンプ51aを示す回路図である。

【図21】従来例のDRAMにおけるセンスアンプとその周辺回路を示す回路図である。

【図22】従来例のDRAMの要部回路図である。

【図23】従来例のDRAMの要部回路図である。

【図24】ワード線裏打ち部を説明するための半導体チップ平面図である。

【図25】図23に示すDRAMの読み出し動作時のタイムチャートである。

【符号の説明】

11 補助リードアンプ

12 補助ライトアンプ

50 メモリセルアレイ

51a センスアンプ

61 補助アンプ

62 メインアンプ

YS,GYS カラムアドレス選択選択線

subI/0 サブ入出力線

#subI/0 反転サブ入出力線

GI/0 グローバル入出力線

#GI/O 反転グローバル入出力線


P1, P2 PチャネルMOSトランジスタ


N1, N2 N \mathcal{F} + \mathcal{F} +

【手続補正2】

【補正対象書類名】図面

【補正内容】





【手続補正3】


【補正対象書類名】図面

【補正対象項目名】図7

【補正方法】変更

【補正内容】

【図7】



【手続補正4】


【補正対象書類名】図面

【補正対象項目名】図10


【補正方法】変更

【補正内容】


【図10】



【手続補正5】 【補正対象書類名】図面 【補正対象項目名】図13 【補正方法】変更 【補正内容】



【手続補正6】 【補正対象書類名】図面 【補正対象項目名】図16 【補正方法】変更 【補正内容】 【図16】



【手続補正7】


【補正対象書類名】図面

【補正対象項目名】図23

【補正方法】変更

【補正内容】

【図23】



フロントページの続き

(72) 発明者 谷 邦之

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内

(72)発明者 高野 洋

大阪府守口市京阪本通2丁目18番地 三洋

電機株式会社内